J
jmoar
Guest
Hola,
Soy un estudiante de ingeniería eléctrica y estoy haciendo el diseño digital de un microcontrolador de 8 bits en 90 nm como mi tesis de graduación de diseño utilizando Compilador SOC Encuentro.Tengo algunos problemas tratando de realizar copias de síntesis anotado, porque en realidad no sé en que paso (después de la colocación de enrutamiento juicio, después de la colocación de enrutamiento CTS , ...) hay que extraer la información y lo que hay que extraer (sólo sdf, sdf spef ,....).No sé bien, la forma de especificar en el SOC Encuentro que, después de la primera copia de la anotación, estoy usando un diseño resynthesised.
Yo sería muy agradecido si alguien podría dar alguna información sobre el proceso de síntesis posterior anotada, incluso si no está usando el mismo software, algunas explicaciones acerca de todo el proceso será muy útil para mí (por ejemplo, cómo tratar con el reloj árbol en la parte posterior proceso de anotación).
Gracias
José Moar
Soy un estudiante de ingeniería eléctrica y estoy haciendo el diseño digital de un microcontrolador de 8 bits en 90 nm como mi tesis de graduación de diseño utilizando Compilador SOC Encuentro.Tengo algunos problemas tratando de realizar copias de síntesis anotado, porque en realidad no sé en que paso (después de la colocación de enrutamiento juicio, después de la colocación de enrutamiento CTS , ...) hay que extraer la información y lo que hay que extraer (sólo sdf, sdf spef ,....).No sé bien, la forma de especificar en el SOC Encuentro que, después de la primera copia de la anotación, estoy usando un diseño resynthesised.
Yo sería muy agradecido si alguien podría dar alguna información sobre el proceso de síntesis posterior anotada, incluso si no está usando el mismo software, algunas explicaciones acerca de todo el proceso será muy útil para mí (por ejemplo, cómo tratar con el reloj árbol en la parte posterior proceso de anotación).
Gracias
José Moar