ASIC-a-FPGA

R

rakko

Guest
¿Alguien sabe de una nota de aplicación buena o Enginners nota de migración de una netlist ASIC existente para Xilinx FPGA?

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Sorprendido" border="0" />
 
Si está utilizando Certificar, es bastante sencillo.Usted sólo tiene que cambiar el código si desea utilizar características especiales como FPGA BlockRAM, DCM, etc

Mira aquí, en sección "Certificar": http://www.synplicity.com/literature/index.html

recuerdos,
Buzkiller.

 
Ojalá fuera así de fácil!.rakko, lo que la velocidad de los relojes, y lo que es el número máximo de niveles lógicos de su parte.Esto ayudará a determinar la parte Xilinx que desea orientar la campaña.

Acaba de terminar de hacer unos pocos de estos a mí mismo.Si usted tiene cualquier pregunta, PM me.

Robotman

 
Sí, Robotman, es fácil con Certificar, especialmente si el prototipo tiene múltiples FPGAs.Normalmente prototipos funcionan a 1 / 2 velocidad ASIC.Xilinx ha adecuado para 2 familias ASIC de prototipos: Virtex-E (M) y VirtexII.Virtex-speedgrade E 6 se ejecuta un poco más rápido que el grado VirtexII 4.Así que a menos que necesite alguna característica específica de VirtexII, el precio es su principal consideración.

recuerdos,
Buzkiller.

 

Welcome to EDABoard.com

Sponsor

Back
Top