archivo de mapa de

S

Sishir

Guest
Grupo Hi ...

¿Podría alguien por favor hágamelo saber acerca de los archivos de mapa?Se utilizan para builld "hacer que los archivos" que usamos para elaborar nuestros diseños codificados en VHDL.

Recuerdos,
Sishir

 
Consulte el documento adjunto para leer los informes en el software de Xilinx.
All the best.
Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

 
Hola Richard,

Muchas gracias por tomarse el tiempo para publicar mi respuesta.el mapa de archivo que usted ha mencionado es de síntesis.pero, el que pidió parece ser diferente.aquí es un archivo de mapa de ejemplo.Lo comprobé esta con la generada por el Xilinx s / w.no parece haber ninguna relevancia.

-------------------------------------------------- -----
# Habilitar la lectura de Sente suministrado estándar, Synopsys y bibliotecas IEEE.
env mundial
fuente env $ (POWERTHEATER_ROOT) / pthdl_src/stdlibs.87.map

trabajo mapa. / ww_work \
.. / .. / RTL \
-i (
addrcmp.vhd "-k 93"
addrdec.vhd "-k 93"
ao2a.vhd "-k 93"
ao4a.vhd "-k 93"
BD1DR.vhd "-k 93"
clogic.vhd "-k 93"
cntr_rtl_rd.vhd "-k 93"
cntr_rtl_wr.vhd "-k 93"
DDRVO.vhd "-k 93"
destreg.vhd "-k 93"
eo3a.vhd "-k 93"
fifocontrol.vhd "-k 93"
IBUFDR.vhd "-k 93"
jtst.vhd "-k 93"
lencntr.vhd "-k 93"
lsimem_wrap.vhd "-k 93"
nnd2a.vhd "-k 93"
outbuf.vhd "-k 93"
parchk.vhd "-k 93"
pargen.vhd "-k 93"
pci.vhd "-k 93"
PREIOBTS.vhd "-k 93"
rena.vhd "-k 93"
reoa.vhd "-k 93"
rr2p.vhd "-k 93"
rxchan.vhd "-k 93"
rxfsm.vhd "-k 93"
sente_monitor_mti.vhd "-k 93"
stats.vhd "-k 93"
top.vhd "-k 93"
txchan.vhd "-k 93"
txfsm.vhd "-k 93"
txrx_tst.vhd "-k 93"
upi.vhd "-k 93"
)

verilog mapa. / ww_verilog \
/ system/pkg/modeltech/5.1b/sunos5/../vhdl_src/verilog \
-i (
vltypes.vhd "93e-k"
)

std_developerskit mapa. / ww_std_developerskit \
/ system/pkg/modeltech/5.1b/sunos5/../vhdl_src/std_developerskit \
-i (
iopakp.vhd "-k 93"
iopakb.vhd "-k 93"
mempakp.vhd "-k 93"
mempakb.vhd "-k 93"
regpakp.vhd "-k 93"
regpakb.vhd "-k 93"
simflagp.vhd "-k 93"
simflagb.vhd "-k 93"
timingp.vhd "-k 93"
timingb.vhd "-k 93"
synthreg.vhd "-k 93"
)
-------------------------------------

 

Welcome to EDABoard.com

Sponsor

Back
Top