analógico de diseño y ensayo

S

simphibie

Guest
Hola

Quiero saber
cómo un diseñador de chips de prueba de su
-> Lógica de verificación
-> Chip fabricado testin

especialmente interesados en la señal analógica y la prueba mixta parte
Necesito una buena referencia en esta área también.
| -> Reserva
| -> Profesores
| -> Buen sitio de referencia para iniciar el diseño analógico y sus pruebas de las cuestiones relacionadas con la

también una pregunta más básica de lo defference en el diseño analógico y analógico RF IC diseño (que es sólo simmulator y el modelo que utilizamos para el diseño es diferente) y lo que es una buena plataforma (simulador) para IC nalog Diseño
(es L-EDIT Cadencia?)

He pedido mucho a responder cualquier consulta que se extienden cada vez más la bienvenida
gracias ...sim

 
hola,

ur tema es más general.pruebas, ya que es es un gran campo de la investigación.k, de todas formas me gustaría dar una introducción general a lo que está teniendo lugar en la prueba.

de hecho en las pruebas, lo que resulta difícil es desarrollar un algoritmo general.por ejemplo, tener un circuito secuencial síncrono con 100 puertas y 100 chanclas.la estructura es diferente en comparación con otros circuitos sequntial y depende en su totalidad en el circuito y la disposición del diseño.

lo que en la actualidad se está haciendo es la generación de los llamados "vectores de prueba".prueba de estos vectores son en realidad los insumos para que u sabría el resultado que podría u verificar si hay un fallo.Quisiera explicar un poco más sobre este y cerrar.

1) Supongamos hay un fallo en algún lugar de diseño ur. (Este es un deber, i, son los modelos generales de la culpa).

2) encontrar el conjunto de combinaciones de entrada (vector), para lo cual creo que la culpa u se "propaga".

y esto en sí no es realmente fácil como u think.Me han dado un papel que creo que sería útil para u, teesting de circuitos asíncronos.
Lo sentimos, pero necesita acceso para ver este archivo adjunto

 
a pesar de que
la digital ..analógica prueba no utiliza los límites de exploración, etc - que barren bien el umbral de cada elemento de comparación y ver que viaje.Ahora extracto compensar, superdirecta,
etc analógico es en realidad una prueba de campo grande, pero algunas reglas empíricas rápida son:
1) Añadir el modo de prueba para permitir pruebas de un solo bloques, u otras opciones, como apagar oscilador bandgap mientras que la medición de la reducción del ruido.
2) Caracterizar (o barrer) el umbral de todos los elementos de comparación,
los insumos,
etc3) Caracterizar la salida de la unidad de toda la fuerza de salida pines, como para garantizar la lógica baja <pines 0.5v mientras se hunde 1mA - una especificación común.En cuanto a su segunda pregunta, tanto Ledit y cadencia son buenas herramientas.Me gusta Silvaco mejor, pero yo trabajo con L-editar en casa que es comparable o mejor en el rendimiento.Cadencia es de hecho muy mal por su precio en comparación con cualquiera de estos muchachos.Sólo mi opinión, THO!Espero que esta ayuda - ¿qué más quieres saber acerca de la prueba?Dame un ejemplo de una hoja de datos o de CI y te diré cómo probarla.

 
hola electronrancher,

Creo analógico, aunque las pruebas son difíciles de aplicar, todo el campo de la analógica se ha puesto en práctica sólo en el nivel de chip.como en el caso de discreto ic decir.si tuviéramos que cuento el caso de supecomputers, dsp procesadores digitales de todo el mundo está ahí, y también, muchos de investigación ocurre en testin digital en lugar de analógica.no obstante, analógico es independiente por sí mismo.

recuerdos,
Arun.

 
Hola electronrancher, lo que estoy buscando es exactamente Opamp diseño analógico y sus metodologías de ensayo,
-> Que se encuentran en Investigación
-> Que se utilizan en las industrias

DSP es la base técnica y la firma de prueba, y se utiliza en la mayoría de ATE (anticipo de prueba equipos), pero estoy buscando es no involucrar a possibaly digital parte en las pruebas (como DSP)

también Arun, usted razón que la mayor parte de mundo digital y que se describen en el documento es parte de pruebas digitales asíncronas pero hay técnicas
y recursos (de tipo I mención en el correo anterior) están disponibles para las técnicas analógicas de prueba, por favor hágamelo saber

otros personales también están invitados a proporcionar asesoramiento o puntos de vista.

... cuanto a Sim

 
sim halo,

simphibie escribió:

Opamp analógico de diseño y sus metodologías de ensayo,

-> Que se encuentran en Investigación

-> Que se utilizan en las industrias
 
Algo op-amplificador ha sido diseñado y probado para que la muerte creo!Voy a hacer una prueba corta de la lista LM148, Nacional de
la versión de la 741.

Hoja de datos está aquí:
http://www.national.com/ds.cgi/LM/LM148.pdf

Un vistazo rápido a la CE el cuadro le dirá la lista de prueba - es más probable TYP no probado, o simplemente una rápida prueba funcional.MIN / MAX están siempre a prueba.Cualquier resto de parámetros están garantizados por la CE tabla.

1) compensar la tensión de entrada - un máximo de 5 mV.
-Poner en 1v ( ) y bucle de salida de nuevo a (-).Leer ouptut tensión.debe .995 a 1.005v

2) Entrada de compensar actual - 25nA máx.Por lo general, similar a la # 1, excepto que ahora poner 10k o 100k en serie con cada entrada.Si compensar la tensión que ya se sabe,
la medición de caída de tensión en cada resistencia le dará Ios.(Diferencia entre gota / R)

3) Entrada de sesgo actual - 100nA máx.Promedio de las dos corrientes miden en # 2.Reutilización de las mediciones de estas pruebas tanto ahorra tiempo de la prueba.

4) Resistencia de entrada - el MEG 0,8 min.Sesgo de verificación de entrada de corriente en 1V y 5V, la diferencia es el sesgo corrientes da Rin

5) Suministro de corriente.Conjunto ( ) para rango medio (0V), al bucle Vout (-) de nuevo.Icc medida ..

6) el voltaje de la señal de gran ganancia.25V/mV min.Dice VOUT = /-10V, así que probablemente 10k/1k resistencia de divisor de invertir en la configuración estándar.Vin = 1v conjunto, 0,995 y 1,005, y comprobar por 10, 9,95 y 10,05,
etc
7) amplificador a amplificador de acoplamiento.- TYP sólo,
el usuario recibe ninguna garantía!Un buen ingeniero de pruebas de las partes han barrido con AC 1kHz a 20kHz,
que se encuentra el peor momento, y puso un rápido comprobar la cordura en su pantalla a prueba de defectos graves.(Pero los diseñadores HATE pérdida de rendimiento debido al tipo,
por lo que pueden hacer que usted lo saca si se trata
de un problema)

Un montón más TYP's, entonces un poco más fácil pruebas y ya está!Quisiera estimación 300-500ms tiempo de prueba para cada canal,
por lo que tal vez 1-2 segundos general ..Hmm que parece demasiado largo para un 741 tal vez ..Me estaba probando la doble DC-DC en 1 segundo en mi antiguo trabajo - que contienen alrededor de 10 amperios, oscilador,
la lógica,
el actual límite, etc.

Como ejemplo de código fuente para el programa de prueba,
vamos a asumir que tienen un conjunto de enlaces que, o bien volver bucles de entrada-salida limpia, o con 100k en cada entrada.
//------------------------------------------------ --------
/ / Vos prueba
//------------------------------------------------ --------
myrelay-> open_relay (); / / bucle de nuevo la señal limpia
retraso (3) / / 3ms resolver relé tiempo
Vneg-> set_voltage (1,0, RANGE_2_VOLTS);
retraso (1) / / 1 ms tiempo resolver la tensión
mynegative = measure_voltage (Vneg); / / Obtener V (-)
mypositive = measure_voltage (Vpos); / / Obtener V ( )
myoffset = mynegative-mypositive;
DATALOG (myoffset);Y así sucesivamente ...

 
hola electronrancher,

Tengo el documento, pero estoy buscando en la actualidad la base de diseño CMOS de OpAmp, mi objetivo es poner a prueba opamp en mixsignal CI.
Quiero en primer lugar, un diseño opamp y simular usando Hspice.

puede proporcionar una cierta especificación de OPAMP me requiere para construir una opamp utilizando NMOs y OGP transisters.gustar
CMR
CMRR
mató a tasa
compensar la entrada de voltaje / corriente permitido
otros ...
también los pasos hay que seguir para transformar este especificaciones en w, l de transisters.

gracias
Sim

 
Hehe nadie puede hacer mi proyecto para mí?

CMRR es su impedancia de salida de espejos, mató a la tasa actual es a través de las ramas de su par de diferencias dentro o fuera de su tope de indemnización.vos se pongan en venta, sólo ios necesario si se utiliza bipolar.y por último pero no menos importante, es ganar gr de diferencia transistor * par de diferencias de la derrota en paralelo con derrota de diferencia espejo.

 
simphibie escribió:

hola electronrancher,Tengo el documento, pero estoy buscando en la actualidad la base de diseño CMOS de OpAmp, mi objetivo es poner a prueba opamp en mixsignal CI.

Quiero en primer lugar, un diseño opamp y simular usando Hspice.puede proporcionar una cierta especificación de OPAMP me requiere para construir una opamp utilizando NMOs y OGP transisters.
gustar

CMR

CMRR

mató a tasa

compensar la entrada de voltaje / corriente permitido

otros ...

también los pasos hay que seguir para transformar este especificaciones en w, l de transisters.gracias

Sim
 
libro que acaba de leer el análisis y diseño de circuitos integrados analógicos o analógico de diseño CMOS

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top