Análisis de baja potencia

I

icono

Guest
¿Cuáles son las técnicas de diseño en la fase de RTL para el diseño de baja potencia. ¿Hay alguna herramienta disponible para el análisis de las energías bajas en la fase de RTL?

 
icono escribió:

. ¿Hay alguna herramienta disponible para el análisis de las energías bajas en la fase de RTL?
 
RTL representa la lógica de la resistencia del transistor.algunas técnicas de investigación allí, pero hoy en día a día de hoy RTL obsoletos.
la lógica CMOS de hoy es más preferible.

 
Suvendu escribió:

RTL representa la lógica de la resistencia del transistor.
algunas técnicas de investigación allí, pero hoy en día a día de hoy RTL obsoletos.

la lógica CMOS de hoy es más preferible.
 
en la fase de RTL, puede utilizar:

La optimización de la arquitectura 1).

Codificación de color gris 2)

3) el reloj cerrada.
icono escribió:

¿Cuáles son las técnicas de diseño en la fase de RTL para el diseño de baja potencia. ¿Hay alguna herramienta disponible para el análisis de las energías bajas en la fase de RTL?
 

Welcome to EDABoard.com

Sponsor

Back
Top