Algoritmos DSP para el flujo de diseño de FPGA ...

[HighTechEE]

Hola a todos, ¿Alguien tiene experiencia / a favorito herramienta EDA tomar algoritmos DSP en el flujo de diseño de FPGA? Mi diseño de flujo será modelado Matlab para generar los algoritmos entonces desea generar un código HDL sintetizable (preferiblemente VHDL) como resultado. Las opciones parecen ser: 1. Manivela a cabo la fuerza bruta VHDL, con - difícil / tiempo. 2. Generar código "C" a través de los algoritmos, a continuación, ejecutar que a través de una herramienta para generar VHDL, con - código C no se presta a la concurrencia y la canalización muy bien. 3. Utilice una herramienta de 3 ª parte que tomaría código Matlab m e ir directamente a la síntesis de HDL, con -.! No puede existir ... Gracias de antemano por sus respuestas, HighTechEE

 

[eltonjohn]

Un flujo de diseño de FPGA DSP bloque es el uso de un compilador MATLAB capaz de generar SYTHETIZABLE código VHDL. como ACCELFPGA. Pero debido a que no todas las funciones de MATLAB son externas y el código de MATLAB es su disposición que tiene que comprar algunas bibliotecas .. y este producto no es muy viejo .. una gran cantidad de funciones que faltan, ... Pero las típicas funciones de DSP están muy presentes .. Esto para mí es la mejor manera de diseñar los bloques DSP de MATLAB y Simulink .. Ahora hay un ambiente nep llamado DSP Symplicity. No he jugado con él todavía. Estoy en el proceso de evaluación para su instalación ..

 

[ahmadagha23]

Hola, ¿dónde puedo encontrar la versión de evaluación de symplicityDSP?

 

[ljkong]

tal vez usted puede escribir sus algoritmos utilizando código C. entonces usted puede utilizar Catapult C síntesis de Mentor para transferir c para mango. esta es la otra solución. i han publicado en la introducción de esta herramienta. usted puede buscar.

 

[dewdrop]

Si usted está usando FPGA de Altera, puede utilizar el Generador de DSP, que puede transformar el diseño en Matlab RTL.