M
manicomio
Guest
Tengo que volver a diseñar un circuito existente para reducir seriamente el número de fichas y aplicación de algunas funciones nuevas.El diseño actual es todo en la lógica estándar 74HC serie.Estoy mirando la posibilidad de experimentar con CPLD o FPGA como una solución, pero estoy limitada por el hecho de que realista sólo puede trabajar con DIP / paquetes PLCC y tablas de cerveza casera.
He mirado provisionalmente el WebPack Xilinx, básicamente porque me cuesta juntar un programador JTAG, las partes pueden XC9500 fuente relativamente barata, y en un embalaje adecuado.
PERO - y el más grande - no puedo encontrar tutoriales decente en el software.Prefiero usar el diseño esquemático, ya que es probablemente más fácil para mí entender al principio, y me preocuparé de los lenguajes de programación más tarde.
Además, estoy abierto a sugerencias de los dispositivos alternativos al uso - no hay ninguna razón particular para mi elección inicial distinto de lo que "parece ajustarse a la ley".
BTW, tengo que producir un doble puerto 2Mbyte SRAM, (escribir sólo un puerto, un puerto de sólo lectura de 21 bits con la lucha contra la generación de la dirección de leer, y una SRAM externa, obviamente).La escritura de puerto sólo necesita un tiempo de ciclo mínimo de 200ns, la SRAM 2M tiene un tiempo de acceso de 70ns y de sólo lectura del puerto se pueda agarrar de datos tan pronto como sea.Habrá una fuente de reloj externa para el contador, y la capacidad ya sea antes de cargar el contador o añadir un offset sería una ventaja, pero no esencial.SRAM de datos no necesariamente tienen que ser pasadas a través del dispositivo.
En la lógica TTL convencionales es relativamente simple, pero con una gran cantidad de fichas, y un montón de desagradables asociados ....
Cualquier suggetions en las rutas a tomar, tutoriales, dispositivos, etc práctica sería muy bueno!
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
He mirado provisionalmente el WebPack Xilinx, básicamente porque me cuesta juntar un programador JTAG, las partes pueden XC9500 fuente relativamente barata, y en un embalaje adecuado.
PERO - y el más grande - no puedo encontrar tutoriales decente en el software.Prefiero usar el diseño esquemático, ya que es probablemente más fácil para mí entender al principio, y me preocuparé de los lenguajes de programación más tarde.
Además, estoy abierto a sugerencias de los dispositivos alternativos al uso - no hay ninguna razón particular para mi elección inicial distinto de lo que "parece ajustarse a la ley".
BTW, tengo que producir un doble puerto 2Mbyte SRAM, (escribir sólo un puerto, un puerto de sólo lectura de 21 bits con la lucha contra la generación de la dirección de leer, y una SRAM externa, obviamente).La escritura de puerto sólo necesita un tiempo de ciclo mínimo de 200ns, la SRAM 2M tiene un tiempo de acceso de 70ns y de sólo lectura del puerto se pueda agarrar de datos tan pronto como sea.Habrá una fuente de reloj externa para el contador, y la capacidad ya sea antes de cargar el contador o añadir un offset sería una ventaja, pero no esencial.SRAM de datos no necesariamente tienen que ser pasadas a través del dispositivo.
En la lógica TTL convencionales es relativamente simple, pero con una gran cantidad de fichas, y un montón de desagradables asociados ....
Cualquier suggetions en las rutas a tomar, tutoriales, dispositivos, etc práctica sería muy bueno!
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />