Actualización automática en la interfaz de SDRAM?

[ahgu]

ya que el acceso SDRAM es sincrónica, y usted sabe cómo los ciclos de CLK que usted necesita para los datos de salir.¿Qué pasaría si en el instante cuando se hace una lectura, el controlador está realizando una actualización, lo que retrasaría los datos disponibles, los ciclos de pareja?¿Cómo compensar eso?

Entiendo AutoRefresh es algo que tiene que hacer ciertos momentos por ms.

gracias
ahgu

 

[wfond]

Hay algunos ciclos de rango permisible para que (de seguridad).El caso que ha planteado, está bien si es el factor más habituales que el diseño con.no m (a) x.ni min.

 

[ahgu]

¿podría darme más detalles?
¿Cómo evitar la diferencia de fechas AutoRefresh sin recurrir al método asíncrono?

Además, en DDR, cuando el anfitrión se está ejecutando en 1 / 2 de la velocidad del CLK, que no pueden acceder a los datos en el ancho de banda completo de todos modos, ¿cómo DDR ayuda?

gracias
ahgu

 

[maskrom]

Auto-actualización es de comandos.En la hoja de datos, podrás ver las m (a) x tiempo de ciclo de actualización es de alrededor de 16 ms a 64ms.Y verás en el tiempo del ciclo de actualización, debe de preformas cuántos AutoRefresh tiempo.Al igual que 16ms se actualiza 1k (k = 1024), 32ms es 2k actualización y 64ms es 4k de refresco.Debe ejecutar precarga todos primero y luego hacer auto-actualización.Precarga debe gastar 1 ~ 3 tiempo cycles.each, hacer auto-actualización, 1 ~ 3 ciclos es el pánico.Pero usted puede usar actualiza explosión, entonces usted puede ahorrar tiempo X nk prechage.La penalidad es el sistema debe esperar a que restaure final del ciclo de ruptura.Creo que usted elija la distribución de actualización, 15.6us = 64ms/4096 tendrá una actualización.Espero que esto responda a su primera pregunta.

 

[Maziar]

tiene un MCU trabajo src y SDRAM?