acoplamiento de tensión PMOS de SG durante la transición de alta V en S

[kranthi_m]

Estoy diseñando un circuito para aplicaciones de alta tensión en el proceso CMOS de bajo voltaje.En mi circuito tengo un PMOS cuya puerta es tendenciosas en VDD-VT con un circuito.Su origen tiene una transición de voltaje de 0 a 5V en 1ns.Su drenaje esté conectado a tierra con una alta resistencia.Pero la transición en la fuente es el aumento de la tensión de puerta.Pero necesito una tensión de puerta constante, independientemente de la transición.¿Cómo puede lograrse esto????

Gracias de antemano.

 

[erikl]

kranthi_m escribió:

...
Necesito una tensión de puerta constante, independientemente de la transición.
¿Cómo puede lograrse esto????

 

[kranthi_m]

He intentado eso.Tiene dos cuestiones.
1.El PMOS es expulsado de otro circuito.Si la retroalimentación positiva capacitivo se utiliza su retraso añadiendo durante la conducción.
2.El condensador está consumiendo una gran cantidad de área.

Puedo compromiso con la segunda cuestión, pero el primero impide mi desempeño.

 

[erikl]

kranthi_m escribió:

1.
El PMOS es expulsado de otro circuito.
Si la retroalimentación positiva capacitivo se utiliza su retraso añadiendo durante la conducción.

 

[timof]

kranthi_m escribió:

Estoy diseñando un circuito para aplicaciones de alta tensión en el proceso CMOS de bajo voltaje.
En mi circuito tengo un PMOS cuya puerta es tendenciosas en VDD-VT con un circuito.
Su origen tiene una transición de voltaje de 0 a 5V en 1ns.
Su drenaje esté conectado a tierra con una alta resistencia.
Pero la transición en la fuente es el aumento de la tensión de puerta.
Pero necesito una tensión de puerta constante, independientemente de la transición.
¿Cómo puede lograrse esto????Gracias de antemano.

 

[sjamil02]

Sólo para las frutas para la reflexión.

Usted debe mirar hacia fuera para "el cambio en caliente 'ya que estás pasando de alto voltaje en el dispositivo de bajo voltaje.No está seguro cuál es el desglose de unión en su caso.

sj