Acerca POR diseño

[Analog_starter]

Hola a todos,

¿Qué tipo de condensador se utiliza para generar demora deassertion POR, MOS o MIM?
Si NMOS uso cap (sólo 10umX10um M = 50 NMOS dispositivo), lo encontré no se puede acusar a VDD y a la vuelta de 500mV por simulación.Así que no puede llegar a la V de la comparación y la función de error.
¿Por qué la tapa NMOS tiene características y la forma de resolver este problema?

Gracias y saludos
Analog_starter

 

[Tohu]

Me permito sugerir el uso circuirt integrante de esta solicitud, o su circuito POR, sino directamente el uso de condensadores no es una idea muy buena, yo tenía un tiempo de muchos problemas exactamente con POR o schem Perdí con condensador solamente.Maxim - Dalas tener un chip bueno, TI también.

 

[Analog_starter]

Hola Tohu,

Gracias por su respuesta.
En realidad estoy diseñando la circuirt integrada POR.Y el condensador
se utiliza para el chip.

Analog_starter

 

[Btrend]

Cita:

POR generar demora deassertion

 

[Analog_starter]

Hola Btrend,

Gracias por su respuesta.
¿Podría mostrarme el detalle de la estructura de la célula pequeño retraso?
Y la forma de cascada a un retraso grande?
¿Por qué no utilizar NMOS o un condensador MIM?Cualquier deficiencia?

Thanks & Regards
Analog_starter

 

[Btrend]

1.de células retraso es simplemente compuesta de 2 inversores y un MOS cap, entre ellos, uno de los dos inversor es de tipo débil, y la otra es de tipo medio.U tenía que simular contra VCC, tempearture, en la esquina para encontrar una óptima W / L vs tiempo de retardo.
2.al hablar de lo anterior, supongo que ya había u una señal POR, y todos los u quiero hacer es esperar hasta el VCC está listo., pero por la descripción de Ur, parece que la U se compara el POR con alguna referencia?
3.si es posible, puesto ur esquemática o idea.

 

[Analog_starter]

Hola Btrend,

Seguro!En realidad, mi estructura seguida después ambreesh's.No tengo
POR señal y sólo usar el retraso del condensador de carga a comparación de generar
ello.21 de febrero 2005 10:37 Re: Encendido reset

-------------------------------------------------- ------------------------------

Le diré lo que he utilizado.
1.Un devider resistencia.Una de las resistencias debe ser ajustable.
2.Un BGR
3.Un comparador con histéresis interna.Con una BGR frpm de entrada y otro de devider resistencia.
4.Suponga BGR es negativa de entrada y devider resistencia de entrada es positiva.Cuando la oferta alcanza su umbral positivo, salida del comparador pasa a alta.
5.esta salida va a un interruptor que se conecta una fuente de corriente a un condensador.
6.Condensador está en cortocircuito a tierra por un interruptor que está controlada por la salida del comparador en primer lugar.
7.La carga del condensador determina el tiempo de retardo.
8.Alimentar la salida del condensador y BGR a anaother comparación.Una vez que las tarifas del más allá de la tensión de BGR POR es deasserted.