Acerca de portar netlist a las herramientas de

S

smith_kang

Guest
hola a todos
He problema en portar netlist VHDL en netlist VHDL encounter.Is no es portable a estos tools.Coz cuando i convertir a Verilog netlist fine.why su trabajo es este que nadie so.Can explicar.

gracias de antemano
recuerdos

 
La mayoría de herramientas de síntesis suport netlist escrito en Verilog o VHDL.Escribir netlist verilog y utilizarlo para el encuentro.

 
Cuando se importen en la herramienta backend como el encuentro SOC, la netlist gatelevel debe ser física aplicables.En general, la netlist sólo contiene la referencia a la celda de Standard & NO macroes.IS todo el estado de VHDL o Verilog apoyado por la herramienta de backend.

Por ejemplo, un netlist verilog no puede contener la declaración de asignar en el mismo.

En cuanto a los detalles, consulta mensaje de error de la herramienta de depuración.

 

Welcome to EDABoard.com

Sponsor

Back
Top