a convertir VHDL Verilog

[afouladi86]

Quiero convertir este código VHDL Verilog pero el código debe ser Synthesisable.
Necesito su ayuda.

agradece a todos
Lo sentimos, pero necesita acceso para ver este archivo adjunto