¿Qué herramientas de Cadence apoyo plenamente SystemVerilog?

B

Bulma

Guest
Hola a todos, tengo algunas preguntas realmente necesitamos su ayuda a:

He oído hablar de la herramienta Cadence llamado SIU.Parece que apoye con firmeza SystemVerilog.¿Hay alguien aquí tratado esta herramienta comparte tus experiencias ...

1.

of SystemVerilog ?

¿Apoya todas las características y construcciones
de SystemVerilog?
2.¿Se puede reutilizar nuestros IPs diseño antiguo con un nuevo diseño utilizando esta nueva herramienta?(Sin contar en algún error de sintaxis puede parecer).
3.¿Qué tan rápido es su velocidad?
4.¿Cuál es verion última SIU?

Cualquier respuesta es muy apreciada!Gracias por adelantado!

 
No hay herramientas de Cadence puede fullu apoyo SystemVerilog.

 
en realidad, SV no ha sido plenamente respaldada por todos los vendedores de EDA hasta ahora.
Creo que se puede utilizar SIU si desea ejecutar códigos sv en la plataforma Cadence.

 
Hola Bulma,
Creo que el mejor lugar para usted sería de apoyo (a) cadence.com para obtener la respuesta de la fecha más exacta y upto.Tuve una reunión ayer con ellos y ellos parecen estar haciendo progresos en la SV.Voy a tratar de responder a sus preguntas tanto como puedo.

Bulma escribió:

Hola a todos, tengo algunas preguntas realmente necesitamos su ayuda a:He oído hablar de la herramienta Cadence llamado SIU.
Parece que apoye con firmeza SystemVerilog.
¿Hay alguien aquí tratado esta herramienta comparte tus experiencias ...1.
of SystemVerilog ?
¿Apoya todas las características y construcciones
de SystemVerilog?
 
Gracias a todos por sus respuestas!

Aji_vlsi Hola, gracias por su respuesta detallada y útil.

He encontrado algo de información sobre el SIU, últimamente su apoyo a la versión básica y casi todos los elementos sólidos de SV, que puede mejorar nuestro rendimiento de verificación.

Sin embargo, hay también son muchas campo ID comentario acerca VCS Synopsys.¿Qué piensa usted de esto?Ir a un proveedor nuevo no es una buena idea?

En cuanto a la velocidad, incluso NCVerilog5.5 funciona más lentamente que las versiones anteriores (se han probado).En realidad no estoy tan seguro de sus nuevas versiones de la velocidad respecto.

 
Bulma,

Bulma escribió:

Gracias a todos por sus respuestas!Aji_vlsi Hola, gracias por su respuesta detallada y útil.He encontrado algo de información sobre el SIU, últimamente su apoyo a la versión básica y casi todos los elementos sólidos de SV, que puede mejorar nuestro rendimiento de verificación.Sin embargo, hay también son muchas campo ID comentario acerca VCS Synopsys.
¿Qué piensa usted de esto?

 
aji_vlsi escribió:También una buena opción para hablar con cadencia y mirar para aumentar la velocidad (más decirles que se verá en VCS / Questa, entonces escuchar)
 
U guys han probado Questa [mentor]???Este soporta la mayoría de las construcciones SV Synopsys que cualquier otra herramienta o Cadencia ...
La última versión es Questa 6,2 ....Estoy trabajando con él ...
Questa 6,3 se despliegue pronto ...

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top