¿Qué es un "compilador de camino de datos"?

[boardlanguage]

He utilizado el diseño del compilador y Cadence Ambit/PKS5 para sintetizar RTL-código con un montón de la aritmética ( , -, *.) Esto genera una puerta-netlist para mi nivel (-celular) la tecnología de la biblioteca (Artisan TSMC).

Ahora, alguien me dijo que los diseños que utilizan gran cantidad de la aritmética puede ser mejor tiempo / área, si uso un "compilador de camino de datos?¿Qué es eso?¿Es una RTL optimizado -> estándar de células herramienta de síntesis ASIC?¿O es una especie de semi-automatizado generador de pila de costumbre?

¿Cuál es el uso de flujo de un camino de datos-compilador?¿Tengo que utilizar una biblioteca de ASIC especial con el camino de datos-compilador?No acabo de darle mi VHDL sin modificar / Verilog RTL?¿O tengo que modificar / convertir mis RTL en un formato especial?

 

[edaguy69]

Depende de la naturaleza de su diseño que determinan qué tipo de compilador que se debe utilizar

 

[boardlanguage]

Así que ha utilizado un compilador de camino de datos antes?¿Cómo te synthesizeable-RTL?¿O funciona a nivel físico, dándole un diseño personalizado?

 

[laglead]

ruta de datos no contiene elemento de almacenamiento.Así que camino acuerdo con la lógica del compilador de datos de combinación.

 

[littleyard]

Como sé que, el "Camino de Datos del compilador" se utiliza generalmente para sythesis los objetivos de diseño para la alta velocidad y con una gran cantidad de cálculos aritméticos.Al igual que el camino de datos de la CPU.Yo no creo que sea necesario la colección especial de apoyo, pero necesitan una licencia especial para su diseño del compilador.¿Por qué no consultar con usted Synopsys FAE para esto?Él le dará un apoyo detalles sobre esto!

 

[boardlanguage]

Gracias chicos.

Yo tenía la impresión de que las unidades de la aritmética en un diseño de gran camino de datos se sintetizaron mediante un método especial.Por ejemplo, las matemáticas unidades en un lote de ASIC no son estándar de la célula - si nos fijamos en la fotografía de morir, se puede ver en la ALU unidad está separada del resto de la norma lógica de la célula.

De todas formas, sé que compañías como NVIDIA y ATI (ahora AMD) utilizan dataptah síntesis para lograr reloj de muy alta velocidad y / o lógica, la densidad en los cálculos de funciones en sus diseños.Pero yo no estaba seguro de si se acaba de ir a una solución EDA de terceros herramienta, apretar un botón y, a continuación, obtener un RTL especial de salida (o situadas en lugares netlist), o si tenían un backend Inhouse equipo manualmente re - hacer un punto y de diseño personalizado para las matemáticas identificadas unidades.

Un ex contratista de NVIDIA dijo que era la última, con algunas unidades de la lógica crítica aritmética conseguir tratamiento especial (semi-diseño personalizado para reemplazar el original RTL.) Tanto las unidades no matemáticas críticas fueron sintetizados normallly, utilizando un RTL convencionales de síntesis herramienta (como el DC-Ultra.)