¿Qué es mejor

D

dinesh.4126

Guest
Hola,

Tengo algunas dudas aquí.La esperanza de obtener algunos consejos de u.

A)

siempre @ (pulso o posedge RST posedge)

empezar

if (RST)

active_H <= 0;

algo más

active_H <= 1;

final

B)

siempre @ (clk posedge o RST posedge)

empezar

if (RST)

active_H <= 0;

else if (pulso)

active_H <= 1;

algo más

active_H <= active_H;
# El tamaño de la señal de pulso es de 1 ciclo de reloj de CLK.(posedge a posedge)
final
Pregunta:

1) ¿Cuál es mejor?¿Cuál es el impacto a mi diseño?(calendario,
síntesis)

2) En lugar de utilizar clk posedge para capturar la señal de pulso, es una buena
la práctica de utilizar CLK negedge?

 
Dinesh,

Cuando usted dice posedge pulso.Usted está declarando un nuevo reloj.Si la señal de pulso se genera a partir del reloj.Usted debe usar clk posedge, ya que no queremos más relojes interpredted en el diseño de herramientas de síntesis.

Si utiliza clk negedge, ha vuelto a las consecuencias de diseño, como ciclo de trabajo y otros factores de tiempo entrará en imagen.

En su caso 2 º aplicación es lo que usted necesita tener.

 

Welcome to EDABoard.com

Sponsor

Back
Top