¿Cómo limitar el análisis de señales relacionadas con

C

chico

Guest
Cómo limitar el análisis de señales relacionadas, tales como "scan_test_mode, scan_enable" cuando la síntesis, "set_false_path" o "set_dont_touch_network" o ambos, o los demás?¡Muchas gracias!

 
Hola,

Creo que se puede establecer en los ideal_network, pero es sólo una sugerencia.

Buena suerte!

 
pero creo que siempre es mejor dividir Synthesys y DFT.

primero, no hacer Synthesys lógica de su diseño con el DC.Entonces, ¿la DFT en la netlist sintetizado utilizando herramientas tales como herramientas de DFT mentor.Creo que esta es la forma más normal de hacer las cosas.

 
Podría "scan_enable, scan_test_enable" se aplicará en el nivel RTL?

 
No,
SCAN_in se puede implementar en la fase lógica de la síntesis.
Puede ser optimizado en la fase de diseño.

 
Chico, ¡Hola!

set_ideal_network, y set_dont_touch_network en el análisis de señales relacionadas al

sintetizar por Des1gn C0mpiler.

 

Welcome to EDABoard.com

Sponsor

Back
Top