¿Cómo encontrar vías colgantes en allegro?

[Logiks]

Hola a todos, soy nuevo en la herramienta de allegro. ¿Hay alguna opción para encontrar vías que cuelgan en allegro como el mismo que en la expedición de PCB? Necesito urgentemente .. Cualquier cuerpo por favor ayuda a resolver el problema gracias de antemano, Logiks

 

[abhi002]

Herramientas-> informes rápidos -> Dangling informe línea

 

[Logiks]

Gracias por la respuesta anterior. Por favor, consulte más abajo la imagen y responda yo.

 

[emamss]

Logiks querido, si usted puede Explan para nosotros la media de 1 - 2 vías colgantes - líneas que cuelgan 3 - vías de antena y cómo afectan a nuestro diseño. i diseño de medidor de electricidad y debe cumplir con algunos calumniado como 1. Inmunidad a la radiación RF (IEC 61000-4-3) 2. Inmunidad a RF (IEC 61000-4-6) 3. Transitorios eléctricos rápidos / en ráfagas Inmunidad (IEC 61000-4-4) 4. Inmunidad de sobrevoltaje (IEC 61000-4-5) 5. La descarga electrostática (ESD) Inmunidad (IEC 61000-4-2) 6. Grado de supresión de interferencias (IEC 61000-1-1)

 

[Anonymous_Ricky]

- Líneas que cuelgan no han al menos un extremo conectado. - Vias colgantes tienen una o ninguna conexión - Plus no es un ladrón o un testvia vía. - Vias antena no tiene conexiones en su inicio y capas finales. - Además de que no son unos ladrones vías. - Opcionalmente, las redes de VOLTAJE, testvias través de las vías y se puede suprimir con el report_antennavia entorno variable. - Sección puede ser suprimida por report_noantennavia variable. - En todos los casos de salida es suprimida si un objeto tiene la propiedad OK_DANGLE o no es parte de la partición actual.