¿cómo darse cuenta de 3-control del Estado, si se FPGA bus maestro.

[ilikebbs]

hola, todos los
Quiero utilizar FPGA a leer y escribir flash
FPGA son datos bus master, cómo pasar de la 3-el control del Estado?
¿Podría darme un ejemplo?
gracias.

 

[rebeli]

hola,

U no dicen lo que u idioma utilizado.Mi ejemplo es el de VHDL.Espero que ayuda a u.

flashIO <= flash_data cuando = '1 'write_en demás (otros =>' z ');

flashIO es una entrada / salida de puerto de datos para el flash.Cuando la señal de write_en = '1 'la flash_data aparece en la salida.durante write_en = '0 'flash_IO es tri-y el flash puede poner sus datos en el bus.Lectura del puerto flashIO es posible todo el tiempo.

U hay que añadir la señal de control como CS, OE ...etc

 

[ilikebbs]

Entiendo.
¿Tiene usted ejemplo para FPGA leer y escribir flash?
gracias

 

[rebeli]

Lo siento, no tengo una muestra de los dispositivos flash.U puede buscar ejemplos de aync.Dispositivos SRAM que hava un interfaz intuitivo ".

 

[KIB]

comprobar esta nota de aplicación de Xilinx
http://www.xilinx.com/bvdocs/appnotes/xapp246.pdf