M
msp4u4ever
Guest
Hola a todos, tengo un sistema implementado de dos maneras diferentes (usando Verilog). ¿Cómo se puede comparar la complejidad del hardware tanto de los diseños? ¿Se puede comparar la complejidad del hardware mediante la síntesis de ambos diseños utilizando una sola célula (2-input NAND puerta etc)? De esta manera sabremos el número de puertas totales tanto de los diseños? ¿Cómo podemos hacer eso en Synopsys compilador de Diseño? Si esto no es cierto, ¿cómo se compara la complejidad del hardware?