Temas recientes
Simulacion de antena yagi en HFSS (Noviembre 23, 2014, 05:23:43 pm)

Ingresar parametros de dimension EMSight en MWO (Noviembre 11, 2014, 10:41:49 pm)

Diseño de linea microstrip EMSight con MWO (Noviembre 11, 2014, 08:04:09 pm)

codigo verilog (Noviembre 06, 2014, 06:50:06 pm)

Como chequear o verificar un Viper20a (Octubre 28, 2014, 02:18:18 am)

CONSULTA (Octubre 24, 2014, 06:54:41 am)

PARÁMETROS S2,1 EN CST (Octubre 14, 2014, 12:27:06 pm)

Los mejores carteles
1. minhthudientu (74)
2. Lê Thanh Phương (61)
3. lehoangtv (47)
4. minhtan009 (46)
5. huynh25 (22)

SOI Tecnología

Autor Tema: SOI Tecnología  (Leído 732 veces)

yassin2705

  • Visitante
SOI Tecnología
« en: Agosto 29, 2003, 12:05:34 am »
Hi All,

¿Cuáles son las principales diferencias entre la tecnología CMOS de lo normal y la tecnología CMOS SOI (silicio sobre aislante)?

¿Sólo afecta a los dispositivos MOS?es decir, sin cambio en las resistencias, condensadores ...

También para los dispositivos MOS, ¿cuáles son las principales diferencias entre MOS SOI y el MOS normal desde el punto de vista de diseño y desde el punto de vista de rendimiento?

Recuerdos,
Yassin


electrónica foro

SOI Tecnología
« en: Agosto 29, 2003, 12:05:34 am »

dick_freebird

  • Visitante
Re: SOI Tecnología
« Respuesta #1 en: Agosto 29, 2003, 12:05:34 am »
Dependiendo de-que-SOI, que puede ser menor o mayor.

Yo trabajo en completamente agotada, 0,25 y 0.5um que da
Me cero fuente placa de fondo-y la fuga de capacitancia
(making off dispositivo CGG cero también) y todos los dispositivos
no tienen ninguna fuga de sustrato o parásitos.

Me encanta FDSOI a pesar de la nonidealities dispositivo, ya que
No tiene que preocuparse acerca de los aspectos crappy tantos
que no tienen nada (bueno) que ver con el funcionamiento del circuito.

Parcialmente agotada, tiene la parte inferior del mural capacidades
espalda y resistencias implantado ahora las uniones de fondo,
lazos cuerpo y voltcos.Pero usted todavía tiene independientes
y los potenciales de los dos sabores y por lo menos el bien
capacitancia no mata a los seguidores de la fuente, etc Y PDSOI
si el respeto del cuerpo de normas empate le dará el mismo
especie de linealidad DC, JI.

RF en el diseño de la unión no lineal de capacidades
PDSOI y JI realmente puede limitar linealidad RF / distorsión
en altas frecuencias.


electrónica foro

« en: »