| Autor | Mensaje |
|---|
nagraj
Antigüedad: 18 de febrero 2004
Mensajes: 52
Ayudó a: 1
|  20 de marzo 2004 9:54 reloj de recuperación de datos ....? | | |
|
| | Cómo tomar el cuidado del reloj de recuperación de datos en el diseño ... algunos ejemplos |
|
| Volver al principio | |
 |
ucassbo
Antigüedad: 23 Mar 2004
Mensajes: 5
| | 23 de marzo 2004 14:21 Re: reloj de recuperación de datos ....? | | |
|
| | utilizar una técnica de estroboscopio de datos para recuperar el reloj con una puerta XOR. véase DS-DE para más información. |
|
| Volver al principio | |
|
zyphor
Antigüedad: 22 de noviembre 2003
Posts: 100
Ayudó a: 1
| | 24 de marzo 2004 10:42 Re: reloj de recuperación de datos ....? | | |
|
| | algún diseño SerDes puede ser su referencia. |
|
| Volver al principio | |
|
nagraj
Antigüedad: 18 de febrero 2004
Mensajes: 52
Ayudó a: 1
| | 14 de junio 2004 18:30 Re: reloj de recuperación de datos ....? | | |
|
| y finalmente he encontrado algunas soluciones en los manuales de aplicación de diseño de Xilinx FPGA en este tema ...
Si alguien está interesado, puede leer los manuales de aplicación desde el sitio web de Xilinx en virtud de productos y hojas de datos de la sección .....
 |
|
| Volver al principio | |
|
layes2
Antigüedad: 03 de diciembre 2004
Posts: 346
Ayudó a: 5
| | 18 de mayo 2005 9:21 Re: reloj de recuperación de datos ....? | | |
|
| ¿qué quieres
el tiempo de bloqueo
el juicio? |
|
| Volver al principio | |
|
Google
AdSense
| | 18 de mayo 2005 9:21 anuncios de | | |
|
|
|
|
| Volver al principio | |
|
justin.li
Antigüedad: 08 de diciembre 2005
Mensajes: 14
| | 17 de enero 2006 1:14 reloj de recuperación de datos ....? | | |
|
| Un SERDES recibe una señal de velocidad de serie (por ejemplo, 2,5 Gbits / s) y deserializa en señales más lento en paralelo (por ejemplo, ocho 311-Mbit / s de señales). Con tasas de datos cada vez mayor, muchas empresas quieren integrar una SERDES en su ASIC y otros chips más grandes digital. Los problemas surgen porque los proveedores no están plenamente IC probar la SERDES antes de integrar en un diseño. ASIC para los clientes, reduciendo los costos requiere el proveedor de IC para entender los problemas de integridad de señal, pre-test importante de la propiedad intelectual (PI), y proporcionan características de la capacidad de prueba en las macros.
Con la crisis aguda, prolongada en el sector de las comunicaciones, las empresas han cambiado su enfoque de perseguir tecnología de vanguardia que desarrolla la capacidad de red para ofrecer ofertas muy competitivas posibles nuevos servicios a un costo mucho menor. Las empresas deben aprovechar las comunicaciones globales carteras de propiedad intelectual y mejorar la integridad de la señal. Con las mayores tasas de datos, la integración SERDES macrocélula es uno de los temas más importantes de hoy. La integración de funciones en SERDES grandes, el sistema de CI de escala reduce el coste del sistema en comparación con los dispositivos de SERDES independiente. La integración también reduce el consumo de energía y mejora la integridad de la señal.
Para ganar, las empresas deben integrar con éxito SERDES primera vez, y las pruebas previas asegura que. Los clientes están demandando para ver silicio de prueba antes de la integración y el intercambio son cada vez más su frustración de que los proveedores no están permitiendo SERDES primer paso de éxito. Mantener bajos los costos comienza con el primer paso con éxito. Termina con rampa al volumen de producción rápidamente. |
|
| Volver al principio | |
|
