| Autor | Mensaje |
|---|
tryagain
Antigüedad: 14 de junio 2002
Mensajes: 9
|  25 de mayo 2004 14:47 Re: Proyecto osciloscopio digital | | |
|
| | bitscope es de dos canales 40MHz muestra, se utilizan dos tlc5540, si necesita mayor frecuencia de muestra, se puede usar adc máxima para hacerlo. |
|
| Volver arriba | |
 |
abs
Antigüedad: 29 de mayo de 2004
Mensajes: 9
| | 29 de mayo 2004 15:55 Re: Proyecto osciloscopio digital | | |
|
|  Hola cada uno. Me viene de China continental. Estoy buscando (y desea unirse a) libre de un proyecto de construcción de bajo costo de PC alcance. para nuestros
Chiness personas más de los equipos son demasiado caros para comprar, por lo que es una goold idea de construir un auto a mi, si uno puede ayudar? Gracias. |
|
| Volver arriba | |
|
joc_06
Antigüedad: 28 de noviembre 2003
Puestos: 51
Ayudado: 2
| | 29 de mayo 2004 17:53 Re: Proyecto osciloscopio digital | | | Etiquetas: chocbar proyecto |
|
| | Mira por encima de los enlaces que envió especialmente el chocbar proyecto. Estoy empezando a reunir las partes para construir un presente de modo que debería ser interesante |
|
| Volver arriba | |
|
jeremycamp
Antigüedad: 22 de febrero 2002
Publicaciones: 1686
Ayudó: 27
| | 29 de mayo 2004 18:10 Re: Proyecto osciloscopio digital | | |
|
| Tengo un proyecto que nunca llegó a terminar .. Una de esas cosas .. Es una buena idea .. pero demasiado costosas y complejas .. es un ámbito de aplicación en una tarjeta PCMCIA
Creo que migrarán al conjunto de la concepción de una FPGA .. i Ti estaba utilizando un DSP y un CPLD (triscend) para la interfaz .. pero es demasiado grande para el poco espacio! |
|
| Volver arriba | |
|
abs
Antigüedad: 29 de mayo de 2004
Mensajes: 9
| | 30 de mayo 2004 16:12 Re: Proyecto osciloscopio digital | | | Etiquetas: ads831 precio s ads831 ads831e |
|
| gracias. Creo que como un equitment a prueba de radio equipments.high velocidad (de doble canal 80Msps o highter) es más útil para mí, el diseño de spand tom demasiado tiempo en el almacenamiento de profundidad, puede causar un alto precio por la construcción de up.I pensar de uso común (y para mí) de 64K de almacenamiento es suficiente profundidad.
En China, la más barata de A / D chip es TI ads831e (8bit 80Msps). Si alguno lo ha utilizado? Sólo quiero saber si es realmente tan buena como dice TI? |
|
| Volver arriba | |
|
abs
Antigüedad: 29 de mayo de 2004
Mensajes: 9
| | 31 de mayo 2004 14:56 Re: Proyecto osciloscopio digital | | | Etiquetas: DSO DSO MK3 fifo ads831 proyecto s ads831 ads831 DSO DSO MK3 fifo chip |
|
| Había leído mucho este days.And finalmente encontré MK3 por David Jones es el easyest a buile hasta DSO.It basado en PC es en realidad un viejo proyecto, construir por parte de algunos clásicos 74HCxx TTL chip, incluso Ninguno CPLD no tiene MCU. Creo que es lo correcto que necesito, una razón básica es que un chip como CPLD @ ltera EMP7128S costará unos 80Y / 8 = 10 $ en China, se trata de un gran número para mí y para mi amigo Li.
Sin embargo, el A / D de chips utilizados en MK3 sólo se trabaja en 20Msps, No es suficiente, quiero utilizar una ADS831 (TI-BB) instead.Now las desventajas de la FIFO chip convertirá en una gran problem.I no ha podido encontrar una FIFO chip que puede trabajar en el reloj de 80M.could cualquiera me puede ayudar para encontrar algo barato que trabaja en la alta velocidad normal? gracias!
O cualquier consejo tiene una para mí, hacer, por favor hágamelo saber.
Saludos cordiales. |
|
| Volver arriba | |
|
monnoliv
Antigüedad: 09 de marzo 2004
Puestos: 100
Ayudado: 3
Lugar: Bélgica
| | 01 de junio 2004 0:46 Re: Proyecto osciloscopio digital | | | Etiquetas: esquema DSO DSO DSO fifo esquemas http://www.soudez.org/page_projet2.php soudez DSO |
|
| Hola, mira aquí http://www.soudez.org/Page_Projet2.php.
Es un dos canales DSO (2x100MS / s con FIFO), he acabado la esquemáticos. Voy a hacer el diseño de la PCB. El objetivo de este proyecto es tener un auto barato en potencia DSO puerto USB. De fuente abierta de diseño, comentarios bienvenidos!
@ , |
|
| Volver arriba | |
|
tryagain
Antigüedad: 14 de junio 2002
Mensajes: 9
| | 01 de junio 2004 1:20 Re: Proyecto osciloscopio digital | | | Etiquetas: http://www.soudez.org/page_projet2.php |
|
| Estimado monnoliv,
I'am en China, no puedo entrar en este sitio:
http://www.soudez.org/Page_Projet2.php
¿Por qué? |
|
| Volver arriba | |
|
monnoliv
Antigüedad: 09 de marzo 2004
Puestos: 100
Ayudado: 3
Lugar: Bélgica
| | 01 junio 2004 10:48 Re: Proyecto osciloscopio digital | | |
|
| Servidor estaba ocupado, intente ahora ...
A |
|
| Volver arriba | |
|
is_razi
Antigüedad: 06 abril 2002
Puestos: 172
Ayudado: 7
Ubicación: Tabriz
| | 01 junio 2004 13:38 Re: Proyecto osciloscopio digital | | |
|
| | tryagain escribió: | | bitscope es de dos canales 40MHz muestra, se utilizan dos tlc5540, si necesita mayor frecuencia de muestra, se puede usar adc máxima para hacerlo. |
hola,
¿tienes CPLD requiere files.if así que por favor enviar a mí.
recuerdos.
 |
|
| Volver arriba | |
|
abs
Antigüedad: 29 de mayo de 2004
Mensajes: 9
| | 01 junio 2004 14:12 Re: Proyecto osciloscopio digital | | |
|
|  Parece que no pude visitar monnoliv del websit too.I incluso no pudo visitar www.Bitscope.com de China Mainland.I tratará de utilizar un proxy, espero que pueda ayudar a hecho algo. |
|
| Volver arriba | |
|
monnoliv
Antigüedad: 09 de marzo 2004
Puestos: 100
Ayudado: 3
Lugar: Bélgica
| | 01 junio 2004 17:46 Re: Proyecto osciloscopio digital | | |
|
| | Pruebe esto: ftopic41841-30.html" class="nav">Volver arriba | | | Skov
Antigüedad: 15 de marzo 2003
Publicaciones: 7
| | 01 junio 2004 19:31 Re: Proyecto osciloscopio digital | | | Etiquetas: epm3064 epm3064 proyecto DSO CPLD CPLD simple proyecto DSO schem |
|
| 2monnoliv:
Hola,
mi opinión:
1) Se recomienda añadir hasta resistencias de pull-para JTAG.
2) CP2101 es más simple que FTDI
3) El régimen de activación deberían aplicarse en CPLD
Hice DSO con casi la misma arquitectura.
EPM3064-7 no era lo suficientemente rápido. Me vi obligado a utilizar
2xEPM3032-4 (uno por canal).
Mi proyecto no se completó.
Tiempo (dinero) es más;)
Recuerdos,
S |
| | Volver arriba | | | jaac
Antigüedad: 12 de marzo 2002
Puestos: 67
Location: Colombia
| | 01 junio 2004 23:05 Re: Proyecto osciloscopio digital | | |
|
| ¿Qué tienes en tu mente?
¿Cómo podemos ayudar? |
| | Volver arriba | | | martingn
Antigüedad: 31 de marzo 2004
Puestos: 40
| | 01 junio 2004 23:40 Re: Proyecto osciloscopio digital | | | Etiquetas: CPLD proyectos fifo area26 DSO DSO proyectos sobre CPLD CPLD adc http://area26.no-ip.org/ DSO DSO proyecto sobre acex1k |
|
| Hi All,
Im no un experto, pero después de navegar por todos los proyectos de la DSO en la red llegué a la siguiente:
- Es la mejor opción para sustituir a FIFO CPLD por un FPGA con RAM interna.
Ex barato. Ltera ACEX1K ~ @ 100Mhz RAM 3x512bytes U $ S12
... Pueden hacer más rápido de activación
- La utilización plena OP diferencial en la entrada del ADC es mejor (mejor relación ruido).
Recuerdos,
Martin
PS: (Incluso aunque no hay demasiada información todavía, hay un buen sitio con un proyecto DSO no mencionado en este post http://area26.no-ip.org/?section=hard&project=scope) |
| | Volver arriba | | | alphi
Antigüedad: 23 de diciembre 2001
Puestos: 440
Ayudó a: 1
| | 02 de junio 2004 1:15 Re: Proyecto osciloscopio digital | | |
|
| | ¿Tiene vinculación activa de este proyecto de enlace? |
| | Volver arriba | | | joc_06
Antigüedad: 28 de noviembre 2003
Puestos: 51
Ayudado: 2
| | 02 junio 2004 14:46 Re: Proyecto osciloscopio digital | | |
|
| | monnoliv escribió: | | Pruebe esto: ftopic41841-30.html" class="nav">Volver arriba | | | KHACH
Antigüedad: 23 de octubre 2001
Puestos: 48
Ayudado: 2
| | 02 junio 2004 16:13 Re: estroboscópicos método de la medición DSO | | | Etiquetas: DSO CPLD adc |
|
| | Make_Pic escribió: | | Necesito toda la información acerca de un método estroboscópico de la medición DSO! El método permite estroboscópicos para medir frecuencias de hasta 3 GHz aproximadamente. |
RIS (intervalo de muestreo al azar) es bueno advanteges de ámbitos. Antiguo ámbitos de trabajo de HP con 500 MHz de ancho de banda de 20 Mhz ADC. Su TDC (convertidor digital a tiempo), con sede. Analógico de activación de inicio TDC ADC reloj luego detenerla. En el TDC en tensión de corriente es proporcional a la del reloj para activar la demora. Baja velocidad ADC convertir a este código de voltaje proporcional a la demora.
Necesito información acerca de la aplicación lógica del PMS en CPLD. Principal problema es complementario de diseño de la lógica del PMS. Cualquier cambio de los relojes comlementary señal para cambiar de diodo de alta velocidad es degradar el rendimiento del PMS. Cualquier sugerencia acerca de comlementary sygnal VHDL aplicación? |
| | Volver arriba | | | alphi
Antigüedad: 23 de diciembre 2001
Puestos: 440
Ayudó a: 1
| | 02 junio 2004 16:41 Re: Proyecto osciloscopio digital | | | Etiquetas: ADC osciloscopio osciloscopio chip chip chip osciloscopio osciloscopio en un chip en chip chip osciloscopio osciloscopio digital |
|
| | Hola, todo el mundo sabe que muestra adc chip se utiliza en tek osciloscopio digital: TDS220? |
| | Volver arriba | | | Dainis
Antigüedad: 15 de mayo de 2001
Publicaciones: 1451
Ayudó: 56
| | 02 junio 2004 22:52 Re: Proyecto osciloscopio digital | | | Tags: chip osciloscopio osciloscopio adc adc rápido chip chip chip osciloscopio osciloscopio en un chip rápido en el chip ADC osciloscopio osciloscopio |
|
| | alphi escribió: | | Hola, todo el mundo sabe que muestra adc chip se utiliza en tek osciloscopio digital: TDS220? |
Tengo alguna información, que TDSxxx oscillscopes no tienen ADC rápido, pero para una rápida toma de muestras se utilizan CCD (dispositivo acoplado por carga dispositivo) del dispositivo, puede ser que tengan otro nombre (no CCD) ....
ps
1) TDSxxx ámbitos es muy buena por su precio!
2) Tiene muy limitada memoria de canal
3) es la señal de muestra de ruido |
| | Volver arriba | | | monnoliv
Antigüedad: 09 de marzo 2004
Puestos: 100
Ayudado: 3
Lugar: Bélgica
| | 03 de junio 2004 0:56 Re: Proyecto osciloscopio digital | | | Etiquetas: epm3064 DSO esquemática esquemático de lo epm3064 |
|
| Gracias a todos ustedes por sus consejos.
En particular, Skov, sólo algunas preguntas para usted:
¿Por qué EPM3064-7 no fue rápido suficientes?
¿Por qué utilizar la resistencia a arrancar señales de JTAG (no ver en la documentación)?
Para Martingn: Voy a tratar de evaluar su propuesta, parece vgood (yo no era consciente de que existen con FPGA RAM: sm15: y tan barato!).
| Cita: | | - La utilización plena OP diferencial en la entrada del ADC es mejor (mejor relación ruido). |
eso es lo que hice, ¿no?
Gracias joc_26 FPGA para su asesoramiento, relativas a la traducción del sitio, lo hago un día para el DSO (estable en espera de una revisión de la DSO esquemático).
Nota: Acabo de calcular el presupuesto para el OSD: sólo unos 250 de los componentes!
Adiós. |
| | Volver arriba | | | ME
Antigüedad: 14 de marzo 2002
Publicaciones: 1783
Ayudó: 13
| | 03 de junio 2004 1:35 Re: Proyecto osciloscopio digital | | | Etiquetas: esquema DSO DSO DSO fifo esquemas http://www.soudez.org/page_projet2.php soudez DSO |
|
| | monnoliv escribió: | Hola, mira aquí http://www.soudez.org/Page_Projet2.php.
Es un dos canales DSO (2x100MS / s con FIFO), he acabado la esquemáticos. Voy a hacer el diseño de la PCB. El objetivo de este proyecto es tener un auto barato en potencia DSO puerto USB. De fuente abierta de diseño, comentarios bienvenidos!
@ , |
Parece un proyecto muy bonito, pero sería más fácil de hacer comentarios si el sitio traducido al Inglés.
Muchos de nosotros no entendemos el francés (incluido yo), pero todos entendemos aquí, en Inglés EDAboard. |
| | Volver arriba | | | martingn
Antigüedad: 31 de marzo 2004
Puestos: 40
| | 03 de junio 2004 5:34 osciloscopio digital del proyecto | | |
|
| Hola a todos,
Monnoliv, echa un vistazo a la más barata FPGA ltera @ tiene con RAM included.ACEX 1K EP1K10 (3x512bytes)
Usted puede encontrar un buen proyecto en http://fpga4fun.com que usa este chip incluyendo algunos de código de activación.
Hopelly Empezaré un prototipo de pronto ...
Saludos cordiales,
Martin |
| | Volver arriba | | | Skov
Antigüedad: 15 de marzo 2003
Publicaciones: 7
| | 03 de junio 2004 7:42 Re: Proyecto osciloscopio digital | | | Etiquetas: epm3064 epm3064 proyecto fifo DSO DSO CPLD adc DSO verilog verilog proyecto |
|
| Hola,
>> Skov, sólo algunas preguntas para usted:
>> ¿Por qué EPM3064-7 no era lo suficientemente rápido?
¿Te ha escribir el firmware para este proyecto y comprobar que en el simulador?
¿Por qué crees que EPM3064-7 es suficiente?
Creo que depende de las tareas para CPLD.
Mi proyecto está totalmente terminado y simulado
en la parte del programa de verilog CPLD.
Las tareas se CPLD para la comunicación con el exterior, FIFO, MCU, ADC,
ajustes para la pre-historia de tamaño de almacenamiento, y los niveles de polaridad,
mutuo de la sincronización de ambos canales y muchos otros.
Para mis tareas EPM3064-7 no era lo suficientemente rápido.
>> ¿Por qué utilizar la resistencia a arrancar señales de JTAG (no ver en la
>> Documentación)?
Hay un montón de documentación sobre ltera @ s sitio;)
Ver la documen-tación sobre ByteBlaster.
Sobre el tamaño de la memoria.
Creo que la memoria 3x512bytes no es suficiente.
Por ejemplo, DSO de Tek ha 3.5KB memoria.
Otros han GRD 100 KB de memoria y mucho más.
Recuerdos,
S |
| | Volver arriba | | | pisoiu
Antigüedad: 31 de diciembre 2002
Puestos: 901
Ayudó: 24
Ubicación: Rumanía
| | 03 de junio 2004 8:11 Re: Proyecto osciloscopio digital | | | Tags: osciloscopio digital chip ADC osciloscopio digital fifo fifo fifo osciloscopio osciloscopio chip chip chip osciloscopio osciloscopio en un chip |
|
| | alphi escribió: | | Hola, todo el mundo sabe que muestra adc chip se utiliza en tek osciloscopio digital: TDS220? |
He abierto una TDS2014 (4 canales 1gsps) para ver lo que hay adentro. Ellos usan un par de fichas para cada par de canales. Parece que es un chip de amplificador y de muestreo, y el otro un fifo. La sección de entrada no tiene muchos componentes de todo, todos son "pasivos". El único activo parece ser un AC / DC optomos interruptor. En cualquier caso, los chips son propiedad diseños, fabricados por Nacional. Ni siquiera un único bit en la información sobre ellos en la red. He adjuntado una imagen con ellos.
/ pisoiu
|
| | Volver arriba | | | se06745
Antigüedad: 03 de junio 2004
Puestos: 26
| | 03 junio 2004 10:33 Re: Proyecto osciloscopio digital | | | etiquetas: ris osciloscopio |
|
| Hola!
¿Por qué todos los osciloscopios son limitados 5 v-5v?
El original no tiene límite de bajo voltaje estos.
gracias
 |
| | Volver arriba | | | pisoiu
Antigüedad: 31 de diciembre 2002
Puestos: 901
Ayudó: 24
Ubicación: Rumanía
| | 03 junio 2004 10:48 Re: Proyecto osciloscopio digital | | |
|
| Supongo que se trata de límites de voltaje de entrada. No todos tienen esta limitación, pero de alto rendimiento que tienen. Esto se debe a que han osciloscopios de alto rendimiento de entrada extremadamente amplio ancho de banda. Para lograr este objetivo y una buena linealidad sobre toda la frecuencia. gama, el amplificador de entrada debe tener capacidad de bajos insumos. Protección de circuitos de alta tensión, hasta cientos de voltios indeseable añadir capacidad a la entrada. Y además de eso, es poco. Si vas a gastar mucho dinero en un procesador de 1 GHz de ancho de banda DSO, en su mayoría le medida de alta frecuencia. señales, que son de bajo voltaje en lugar de lo que hay en la red. Para tensiones superiores, 1:10 o superior tasa divisor sondas están disponibles en cualquier caso.
/ pisoiu |
| | Volver arriba | | | Skov
Antigüedad: 15 de marzo 2003
Publicaciones: 7
| | 03 junio 2004 11:13 Re: Proyecto osciloscopio digital | | | Tags: osciloscopio impedancia |
|
| Por lo general, la entrada de la cadena de osciloscopios tiene baja resistencia (50 .. 150 Ohm), de conformidad con el cable de baja impedancia
que está conectado al osciloscopio. La potencia disipada por la cadena de entrada es limitada. |
| | Volver arriba | | | monnoliv
Antigüedad: 09 de marzo 2004
Puestos: 100
Ayudado: 3
Lugar: Bélgica
| | 03 junio 2004 15:23 Re: Proyecto osciloscopio digital | | | Etiquetas: DSO DSO esquemático esquemáticos |
|
| Skov? He visto en varias DSO 1Meg de impedancia de entrada.
martingn, se refiere a la ACEX 1K EP1KX0, si he así comprender la strucure de este dispositivo, que debe estar configurado en cada alimentación. ¿Cómo hacer esto con procesador embebido, EEPROM? ¿Tiene usted un esquema?
Recuerdos, |
| | Volver arriba | | | ME
Antigüedad: 14 de marzo 2002
Publicaciones: 1783
Ayudó: 13
| | 03 junio 2004 15:41 Re: Proyecto osciloscopio digital | | | Tags: osciloscopio osciloscopio correspondens impedancia impedancia se pongan en venta la combinación con la impedancia del osciloscopio |
|
| | Skov escribió: | Por lo general, la entrada de la cadena de osciloscopios tiene baja resistencia (50 .. 150 Ohm), de conformidad con el cable de baja impedancia
que está conectado al osciloscopio. La potencia disipada por la cadena de entrada es limitada. |
Eso no es cierto, por regla general la impedancia de entrada de osciloscopios es de 1 MΩ | | ~ 10-100 pF.
1:10 Uso de las sondas, la impedancia de entrada es de 10 MΩ y el capitance es inferior a 1:1, con sondas, con sondas de 1:100, la impedancia de entrada es de 100 MΩ y la capitance es incluso inferior a 1:10 para sondas.
DSO como Tektronix TDS 1000 y TDS serie 2000, por ejemplo, tiene una impedancia de entrada de 1 MΩ | | 20 pF.
Si están interesados en potencia máxima trasferring debe usar baja impedancia para impedancias se pongan en venta, pero con osciloscopios y voltmetres que sólo están interesadas en la transferencia de tensión maixmum, Sin sacar de la fuente actual, por lo que la impedancia de entrada es generalmente> = 1 MΩ. |
| | Volver arriba | | |
|
|
|
