Reglas | Envíos recientes | tema RSS | Buscar | Registro | Iniciar sesión

Frustrado por la partición de abajo arriba en el diseño SOC encuentro



Post new topic Reply to topic EDAboard.com Índice Foro -> Diseño ASIC Metodologías y Herramientas (digital) -> Frustrados por ascendente partición en diseño SOC encuentro
Versión en árabe Búlgaro versión Versión en catalán Versión checa Versión danesa Versión alemana Versión griega Versión Inglés Versión en español Versión finlandesa Versión en francés Versión hindi Versión croata Indonesio versión Versión italiana Versión hebrea Versión en japonés Versión coreana Versión lituana Versión letona Versión neerlandesa Noruego versión Versión polaca Versión en portugués Versión rumana Versión en ruso Versión eslovaca Versión eslovena Serbio versión Versión sueca Tagalo versión Ucraniano versión Versión vietnamita Versión en chino
Autor Mensaje
anwei7208



Antigüedad: 23 de noviembre 2006
Publicaciones: 12


Post 18 de julio de 2009 21:21 Frustrado ascendente partición en el diseño SOC encuentro

Hola, soy un principiante. Y estoy realmente frustrado por Cadencia encuentro la guía del usuario.

Estoy haciendo un diseño de particionado en el enfoque ascendente. Los sub-bloques se han colocado y enrutados. Ahora tengo que poner juntos. La cadencia guía de usuario dice:

<<<<Después de bloquear la aplicación, un resumen debe ser desarrollado para cada bloque a nivel de diseño que se utilizarán en la aplicación de nivel superior.

Para el enfoque de abajo hacia arriba, crear un plano de nivel superior que a nivel de bloque de los resúmenes se hace referencia en el nivel más alto del diseño. >>>>>

¿Qué significa? ¿Cómo puedo crear resumen y cómo se refieren a ellos en el diseño de nivel superior? La guía del usuario la mayoría habla de enfoque de arriba hacia abajo. Mi principio es muy sencillo diseño, pero yo simplemente no puede ponerlos juntos.

¿Puede cualquiera que me ayude? Estoy muy desparated.

Muchas gracias
Volver arriba
View user's profile
Google
AdSense





Post 18 julio 2009 21:21 Anuncios



Volver arriba
Post new topic Reply to topic EDAboard.com Índice Foro -> Diseño ASIC Metodologías y Herramientas (digital) -> Frustrados por ascendente partición en diseño SOC encuentro
Página 1 de 1 Todas las horas son GMT 2 Horas


Abuso | | Administrador | | Moderadores | | Ayuda | | Mapa del sitio
RSS tema