Reglas | Envíos recientes | tema RSS | Buscar | Registro | Iniciar sesión

Reloj con la generación de JK Flip Flop



Post new topic Reply to topic EDAboard.com Índice Foro -> Circuito analógico de diseño -> Reloj generación con JK Flip Flop
Versión en árabe Búlgaro versión Versión en catalán Versión checa Versión danesa Versión alemana Versión griega Versión Inglés Versión en español Versión finlandesa Versión en francés Versión hindi Versión croata Indonesio versión Versión italiana Versión hebrea Versión en japonés Versión coreana Versión lituana Versión letona Versión neerlandesa Noruego versión Versión polaca Versión en portugués Versión rumana Versión en ruso Versión eslovaca Versión eslovena Serbio versión Versión sueca Tagalo versión Ucraniano versión Versión vietnamita Versión en chino
Autor Mensaje
robismyname



Antigüedad: 17 de enero 2008
Puestos: 105
Ayudado: 2
Ubicación: Centro de la Florida


Post 28 de mayo 2009 18:47 Reloj generación con JK Flip Flop
Estoy utilizando un TCXO a lo largo de 26 MHz con un JK Flip Flop para generar un reloj de 13MHz que se necesita para otro CI. Mi pregunta es sobre lo que la clavija de la Flip Flop JK Qué debo hacer para conectar los 26 MHz TCXO? Reloj, J o K?

Lo sentimos, pero necesita acceso para ver este archivo adjunto
Volver arriba
trekkytekky



Antigüedad: 04 de abril 2009
Puestos: 58
Ayudó a: 5
Lugar: Perth


Post 29 de mayo 2009 14:09 Reloj generación con JK Flip Flop
Si su uso de este IC (SN74/54LS107) y luego conectar el oscilador de reloj a la clavija y corbata J, K y claro (CLR) de altura. la salida se activará la caída borde (dividir por 2)
Volver arriba
robismyname



Antigüedad: 17 de enero 2008
Puestos: 105
Ayudado: 2
Ubicación: Centro de la Florida


Post 31 de mayo 2009 18:18 Re: Reloj con la generación de JK Flip Flop
trekkytekky escribió:
Si su uso de este IC (SN74/54LS107) y luego conectar el oscilador de reloj a la clavija y corbata J, K y claro (CLR) de altura. la salida se activará la caída borde (dividir por 2)


se conecta J, K y claro (CLR) a VCC ser lo suficientemente bueno?
Volver arriba
trekkytekky



Antigüedad: 04 de abril 2009
Puestos: 58
Ayudó a: 5
Lugar: Perth


Post 31 de mayo 2009 18:50 Reloj generación con JK Flip Flop
Conexión a Vcc estaría bien, se tire de los insumos de alta. Tenga en cuenta que el 107 tiene una duración mínima de reloj de 47nS bajo y un máximo de frecuencia de 30MHz la hoja informativa que envió. Para que su TCXO puede ser rápido para que en función del ciclo de su producción. Única manera de saber con certeza que es tratar y ver. Si funciona la salida de la Flip Flop será un 50% del ciclo, independientemente de la entrada del ciclo.
Volver arriba
Post new topic Reply to topic EDAboard.com Índice Foro -> Circuito analógico de diseño -> Reloj generación con JK Flip Flop
Página 1 de 1 Todas las horas son GMT 2 Horas


Abuso | | Administrador | | Moderadores | | Ayuda | | Mapa del sitio
RSS tema