| Autor | Mensaje |
|---|
Pratibha MD
Antigüedad: 01 de marzo 2007
Posts: 224
Ayudado: 148
|  17 de marzo 2009 12:50 Sync o async diseño? | | |
|
| Es sincrónica o asincrónica diseño preferido?
Plz de motivación. El diseño de Async suele inferir por un pestillo en el diseño de FPGA, mientras que el diseño de sincronización de un fracaso.
Entonces, ¿cuál es la mejor idea de diseñar? |
|
| Volver al principio | |
 |
khamitkar.ravikant
Antigüedad: 15 de julio 2008
Posts: 228
Ayudado: 114
Ubicación: India
| 17 de marzo 2009 13:37 Sync o async diseño? | | |
|
| siempre es mejor tener sincronización. diseño como la producción flip flop con un determinado tiempo son predecibles y la occure eventos en los eventos de reloj así que siempre es mejor utilizar sincronización. diseñar.
si u va para asíncrona. el diseño entonces el rendimiento de FPGA obtener hamperd y U no obtendrá mejores resultados.
si u desea comprobar el Xilinx incluso mismo da la misma advertencia al uso de la lengua u plantillas.
u puede ir a Xilinx ISE Editar -> plantillas de idioma -> VHDL -> síntesis de la construcción -> Ejemplo de codificación -> y luego u puede comprobar cualquiera de los ejemplos que se sincronización. o asíncrona.
Xilinx dará aviso sobre asíncrona. diseños.
comprobar que. |
|
| Volver al principio | |
|
Pratibha MD
Antigüedad: 01 de marzo 2007
Posts: 224
Ayudado: 148
| 18 de marzo 2009 5:25 Re: sync o async diseño? | | |
|
| En primer lugar quiero darle las gracias por la respuesta.
He intentado una Flip flop D asincrónica en ISE. Pero no he tenido ninguna advertencia. Estoy usando ISE 9,1
¿Puede usted plz sugerir cómo puedo aprender análisis temporales en el diseño final del frente? Me refiero a las herramientas de evaluación de la versión? |
|
| Volver al principio | |
|
Google
AdSense
| 18 de marzo 2009 5:25 Anuncios | | |
|
|
|
|
| Volver al principio | |
|
radix
Antigüedad: 23 de julio 2002
Posts: 157
Ayudó a: 5
| 18 de marzo 2009 20:11 Re: sync o async diseño? | | |
|
| Pratibha MD,
¿Qué es un asincrónicos flip-flop en VHDL / Verilog?
Un flip-flop es lo que realmente hace que un diseño síncrono, ya que es un elemento sincronizadas. Otros circuitos digitales, tales como AND, OR, XOR, y muxes son dispositivos asincrónicos pero flops y los contadores de cambio en los bordes de reloj y capturar el estado de los dispositivos asincrónicos otros.
Es posible que desee tomar un libro sobre diseño digital para obtener familiarizado con algunos de los conceptos. Verdaderamente diseño asíncrono se supone que es una alternativa de energía aún más bajo para el diseño de sincronización ya que no tienen libre funcionamiento relojes.
La mayoría de los diseños en FPGAs / ASIC son diseños de sincronización. O por lo menos tratar de ser! 
Radix |
|
| Volver al principio | |
|
