de reloj y la recuperación de datos

EDAboard.com Foros de discusión -> PLD, SPLD, GAL, CPLD, FPGA Design - Recuperación> reloj y datos

Autor

Mensaje

vinod_g

Antigüedad: 29 Nov 2006
Mensajes: 72
Ayudado: 6

30 de diciembre 2008 7:10 de reloj y la recuperación de datos

Necesito CDR (del reloj y la recuperación de datos) del módulo. ¿Está ya disponible en FPGA o tenemos que diseñar?

Volver al principio

ducna

Antigüedad: 19 de enero 2006
Mensajes: 16

06 de enero 2009 5:06 Re: reloj y la recuperación de datos

Estoy familiarizado con Xilinx, así que no tengo idea de otras familias, pero creo que son exactamente lo mismo. En Xilinx, el CDR no es parte integral, sin embargo, por suerte hay algunas notas App, tales como: xapp224, xapp250, xapp868, ... muy usuful para aplicaciones de CDR. También, usted puede consultar en Internet con Google, hay un montón de información para usted

Espero que esto ayude,

Volver al principio

Google
AdSense
Google Adsense

06 de enero 2009 5:06 Anuncios

Volver al principio

amitjagtap

Antigüedad: 10 de enero 2007
Posts: 124
Ayudado: 6

23 de enero 2009 11:53 de reloj y la recuperación de datos

hola
En algunos CDR FPGA está ahí. En Xilinx FPGA gerentes de reloj están allí. U puede diseñar un simple n clk de recuperación de datos mediante circuitos detector de bordes y contador de frecuencia de alta ....

Volver al principio