electrónica foro

Reglas | Envíos recientes | RSS tema | Buscar | Registro | Entrar

"El plomo" o "lag" en detector de fase?


Post new topic Reply to topic EDAboard.com Foros de discusión -> Analog Circuit Design -> "plomo" o "lag" en detector de fase?
Autor Mensaje
steadyj



Antigüedad: 17 de agosto 2008
Mensajes: 13


Post 22 de agosto 2008 19:10

"El plomo" o "lag" en detector de fase?


Hola a todos, estoy confundido acerca de la juez de "plomo" o "retraso" en el detector de fase.

La figura 1 es un detector de fase. La Figura 2 es la forma de onda cuando A lleva B. Pero el hecho de "A conduce al B" parece depender de la hora inicial. Como se muestra en la Figura 3, si el tiempo inicial es la línea vertical roja, se convierte en "Un GAL B". Y los pulsos de salida será en lugar de en Qb Qa.

Entonces, ¿qué hay de malo en mi lógica? Creo detector de fase deberían trabajar de una manera fiable en lugar de en función del tiempo inicial arbitrario. ¿Cuál es la verdadera fase de las obras detector de manera?


Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

Volver al principio
FVM



Antigüedad: 22 de enero 2008
Mensajes: 5152
Ayudado: 766
Ubicación: Bochum, Alemania


Post 22 de agosto 2008 19:25

Re: "plomo" o "lag" en detector de fase?


in a real circuit? qué es el tiempo inicial en un circuito real? Sólo una ficción. En realidad, la fuente de alimentación se enciende en un momento arbitrario y flip-flops los estados iniciales son desconocidos de todos modos. Así que una ventaja de contar detector de fase tendrá en un principio de incertidumbre de un ciclo. Pero no es un problema en cualquier aplicación real (normalmente un PLL). Supongo que, usted findout, por qué.
Volver al principio
steadyj



Antigüedad: 17 de agosto 2008
Mensajes: 13


Post 22 de agosto 2008 19:38

"El plomo" o "lag" en detector de fase?


Realmente no sé por qué. Por ejemplo, A es la entrada de referencia y B es la salida del VCO. Tras el encendido, la frecuencia de B es inferior al A. Así que deseamos que el detector de fase puede producir tensión en la "UP" puerto. Por desgracia, la incertidumbre después de encendido tal vez hacer la acción contraria, lo que parece un bloqueo para siempre.
- Por favor me corrijan. Gracias.
Volver al principio
Google
AdSense
Google Adsense




Post 22 de agosto 2008 19:38

Anuncios




Volver al principio
LVW



Antigüedad: 07 May 2008
Mensajes: 1465
Ayudado: 242
Lugar: Alemania


Post 23 de agosto 2008 9:28

Re: "plomo" o "lag" en detector de fase?


steadyj escribió:

La figura 1 es un detector de fase. La Figura 2 es la forma de onda cuando A lleva B. Pero el hecho de "A conduce al B" parece depender de la hora inicial. Como se muestra en la Figura 3, si el tiempo inicial es la línea vertical roja, se convierte en "Un GAL B". Y los pulsos de salida será en lugar de en Qb Qa.


Me temo, su comprensión del término "líder" no es correcta.
"El plomo" no significa que el tren de pulsos es "más a la derecha" - justo lo contrario es cierto: Tome la línea roja y comprobar que el tren A está ya en un estado de alta y B del tren no lo es. Por lo tanto, A lleva B.
Volver al principio
FVM



Antigüedad: 22 de enero 2008
Mensajes: 5152
Ayudado: 766
Ubicación: Bochum, Alemania


Post 23 de agosto 2008 10:14

Re: "plomo" o "lag" en detector de fase?


Cita:
Por desgracia, la incertidumbre después de encendido tal vez hacer la acción contraria, lo que parece un bloqueo para siempre.

La comparación de su circuito con un detector digital de la fase 4046, es decir, que no sabe que tienen problemas similares, debería funcionar.

"Lead" or "Lag" in phase detector?
Volver al principio
Versión en árabe Versión búlgara Versión en catalán Versión checa Versión danesa Versión alemana Versión griega Versión Inglés Versión en español Versión finlandesa Versión francesa Versión hindi Versión croata Versión indonesia Versión italiana Versión hebrea Versión en japonés Versión coreana Versión lituana Versión letona Versión neerlandesa Versión noruega Versión polaca Versión en portugués Versión rumana Versión rusa Versión eslovaca Versión eslovena Versión serbia Versión sueca Versión en tagalo Versión de Ucrania Versión en vietnamita Versión en chino
Post new topic Reply to topic EDAboard.com Foros de discusión -> Analog Circuit Design -> "plomo" o "lag" en detector de fase?
Página 1 de 1

subj

text

Todas las horas son GMT 1 Hora
Temas similares:
Fuente de alimentación ( "4 3 cables de fase" a "5V") (1)
¿Qué significa "ECL", "LMC", "LVDS", (6)
¿Cómo se puede medir el "poder" y "CA" para la hormiga (4)
quería """"" E-filte plano guía de onda (2)
Ilegal a través de tsmc18rf ( "" "M1_POLY1" "(1)
P & R con sólo archivo "LEF" y no "lib" (4)
¿Qué es diferente para "UGBW" y "GBW"? (1)
¿Qué es el "arranque suave" y "tiempo muerto" de (5)
Es la media "Class AB" y "Push-Pull" (6)
donde el termiinal "DN" y "sub" Conne (2)


Abuso | | Administrador | | Moderadores | | Apoyo a nosotros | | Mapa del sitio
RSS tema