| Autor | Mensaje |
|---|
ushisna
Antigüedad: 06 de agosto 2008
Mensajes: 9
|  19 de agosto 2008 12:37 Síncrona y asíncrona | | |
|
| | ¿Cuál es la diferencia entre SRAM asíncronas y síncronas? |
|
| Volver al principio | |
 |
ckshivaram
Antigüedad: 21 de abril 2008
Posts: 331
Ayudado: 23
Ubicación: India
| 20 de agosto 2008 1:59 Re: síncrona y asíncrona | | |
|
| 1. Asincrónicos y sincrónicos se refiere a si los módulos SRAM han sincronizado sus comunicaciones para que coincida con el procesador (síncrono = "estamos en sintonía con el procesador", Asynchronous = "no estamos en sintonía con el procesador").
"Asynchronous" SRAM puede introducir estados de espera en las transferencias de datos.
2. SRAM puede ser síncrona o asíncrona. Asynchronous SRAM no depende de la frecuencia de reloj de la CPU, mientras que SRAM síncrona se sincroniza con la velocidad de reloj de la CPU.
De diseño de memoria 3.Synchronous ofrece varias ventajas sobre
de diseño asíncrono de memoria. Simplificación de requisitos de tiempo permiten
sincrónico de memoria para funcionar a frecuencias mucho más altas, lo que
mayor ancho de banda de memoria. Funcionamiento sincrónico no es propenso a errores
porque las señales están registrados en los bordes del reloj, la simplificación del diseño
proceso. Una escritura a habilitar el circuito de control no es necesario porque la memoria de
bloque de control de la generación de escribir estroboscópicas, el ahorro en el uso de recursos y la
la simplificación del diseño. Además, consume memoria síncrona
poco de energía de reserva.
mientras que la memoria asíncrona requiere que se crea un
modo escritura circuito de control para generar un pulso cada vez que una escritura
se produce la operación. Debe tener en cuenta la dirección y escribir el programa de instalación tiempo de retención
y los datos de configuración y el tiempo de retención en el ascenso y descenso borde de la escritura
permitir el pulso. El modo escritura debe cambiar en cada operación de escritura, como
la dirección no puede cambiar mientras que el modo escritura está activo. |
|
| Volver al principio | |
|
insrusingh
Antigüedad: 08 de julio 2008
Mensajes: 16
| 20 de agosto 2008 5:21 Síncrona y asíncrona | | |
|
| | Síncrono significa que siempre hay reloj areference lo que los datos y addressss se muestra sólo en la salida y la caída de los bordes de la clocks.When hablamos del circuito asíncrono que hace muestra en ascenso y descenso edge.obviosly asnchronous son más rápidos que circuito síncrono. |
|
| Volver al principio | |
|
Google
AdSense
| 20 de agosto 2008 5:21 Anuncios | | |
|
|
|
|
| Volver al principio | |
|
ushisna
Antigüedad: 06 de agosto 2008
Mensajes: 9
| 21 de agosto 2008 7:49 Re: síncrona y asíncrona | | |
|
| Una escritura a habilitar el circuito de control? ¿Podría usted por favor, déjame entender este point.I no podía conseguir exactamente este término? ¿Puede usted explicar brevemente?  |
|
| Volver al principio | |
|
ckshivaram
Antigüedad: 21 de abril 2008
Posts: 331
Ayudado: 23
Ubicación: India
| 21 de agosto 2008 8:20 Re: síncrona y asíncrona | | |
|
| Un circuito programable se utiliza para modificar el modo escritura de la señal utilizada por RAM estática en la caché de los sistemas basados en computadoras personales. Más concretamente, el circuito programable se utiliza para retrasar o no retrasar el borde de salida de la caché de modo escritura (CWE) las señales en el caché de los sistemas basados en computadoras personales lo que permite el sistema para dar cabida a una pluralidad de dispositivos de microprocesadores.
A SRAM síncrona que comprende un núcleo de SRAM con una amplia memoria de una pluralidad de bytes, que tiene una pluralidad de bytes escribir controladores, con amplificadores de sentido, y con I / O buffers, una pluralidad de bytes, respectivamente, escriba los registros conectado a escribir controladores, la byte escribir registros activar selectivamente byte correspondiente escribir controladores para introducir datos en la tabla de memoria durante una operación de escritura, una pluralidad de entradas de datos organizados en bytes, un byte escribir entrada de habilitación, una pluralidad de bytes escribir entradas, y permitirá escribir byte circuito que conecta el byte escribir entradas y escribir el byte de entrada para permitir el byte escribir registros y selectiva causando bytes individuales de las entradas de datos sean escritos en el núcleo POWER cuando un determinado nivel lógico afirmado está presente en el byte de escribir permitir la entrada y también en función de lo afirmado el nivel lógico en el byte de escribir entradas individuales.
si usted no entiende por favor no vuelva. Creo que la primera parte es simple y fácil de entender. |
|
| Volver al principio | |
|
