Reglas | Envíos recientes | RSS tema | Buscar | Registro | Entrar

Sincrónica y asincrónica en el diseño SOC encuentro


Post new topic Reply to topic EDAboard.com Foros de discusión -> Diseño ASIC Metodologías y Herramientas (Digital) -> sincrónica y asincrónica de diseño en SOC encuentro
Autor Mensaje
vlsitechnology



Antigüedad: 01 de noviembre 2007
Posts: 262
Ayudado: 6


Post 06 de noviembre 2007 19:47

Sincrónica y asincrónica en el diseño SOC encuentro


¿Cuál es la diferencia entre el diseño sincrónica y asincrónica

Si tenemos dos relojes de diseño síncrono entonces habrá una posibilidad de que mi inclinación no cumplirán los requisitos de diseño después de hacer la optimización también entonces en ese momento yo cómo optimizar el diseño del desarrollo humano sostenible?
¿Puede alguien explicarme?
Volver al principio
Google
AdSense
Google Adsense




Post 06 de noviembre 2007 19:47

Anuncios




Volver al principio
Gliss



Antigüedad: 22 de abril 2005
Posts: 670
Ayudado: 61
Localización: Boston


Post 06 de noviembre 2007 20:40

Sincrónica y asincrónica en el diseño SOC encuentro


Los sistemas sincrónicos son conducidos por las redes de reloj. Los asíncrono no lo son. SOC ha herramientas automatizadas para analyzis calendario y optimización. Puede ejecutar estas herramientas en diferentes puntos de la corriente. Después de la síntesis de árbol del reloj puede realizar la optimización como bloques de moverse y cambio o adición de buffers de reloj.

Por ejemplo, si hay scew demasiado, se puede sustituir y desviar el diseño, cambiar el esquema de árbol de reloj, utilice diferentes buffers / etc. Al hacer esto de optimización que posiblemente está usando más espacio y más poder,

Además, la mayoría buenas bibliotecas ASIC incluyen dos veces de los topes, uno para uso general y uno específico para las señales de reloj, asegúrese de que está utilizando los adecuados.
Volver al principio
Versión en árabe Versión búlgara Versión en catalán Versión checa Versión danesa Versión alemana Versión griega Versión Inglés Versión en español Versión finlandesa Versión francesa Versión hindi Versión croata Versión indonesia Versión italiana Versión hebrea Versión en japonés Versión coreana Versión lituana Versión letona Versión neerlandesa Versión noruega Versión polaca Versión en portugués Versión rumana Versión rusa Versión eslovaca Versión eslovena Versión serbia Versión sueca Versión en tagalo Versión de Ucrania Versión en vietnamita Versión en chino
Post new topic Reply to topic EDAboard.com Foros de discusión -> Diseño ASIC Metodologías y Herramientas (Digital) -> sincrónica y asincrónica de diseño en SOC encuentro
Página 1 de 1

subj

text

Todas las horas son GMT 1 Hora
Temas similares:
Sincrónica y asincrónica Diseño (10)
Síncrono vs diseño asíncrono (12)
¿Cuál es la diferencia Cadencia SOC encuentro y el primer encuentro (3)
sincrónica y asincrónica (13)
Sincrónica y asincrónica (4)
diferencia entre el encuentro del SOC y el primer encuentro (4)
@ ltera: Asynchronous vs síncrona Circuit Design (2)
Es sincrónica o asincrónica diseño preferido? (3)
Síncrona y asíncrona de Estado de Diseño de Máquinas-VHDL (5)
Frustrado por la partición de abajo hacia arriba en el encuentro de diseño SOC (1)


Abuso | | Administrador | | Moderadores | | Apoyo a nosotros | | Mapa del sitio
RSS tema