Sincrónica y asincrónica en el diseño SOC encuentro

EDAboard.com Foros de discusión -> Diseño ASIC Metodologías y Herramientas (Digital) -> sincrónica y asincrónica de diseño en SOC encuentro

Autor

Mensaje

vlsitechnology

Antigüedad: 01 de noviembre 2007
Posts: 262
Ayudado: 6

06 de noviembre 2007 19:47 Sincrónica y asincrónica en el diseño SOC encuentro

¿Cuál es la diferencia entre el diseño sincrónica y asincrónica

Si tenemos dos relojes de diseño síncrono entonces habrá una posibilidad de que mi inclinación no cumplirán los requisitos de diseño después de hacer la optimización también entonces en ese momento yo cómo optimizar el diseño del desarrollo humano sostenible?
¿Puede alguien explicarme?

Volver al principio

Google
AdSense
Google Adsense

06 de noviembre 2007 19:47 Anuncios

Volver al principio

Gliss

Antigüedad: 22 de abril 2005
Posts: 670
Ayudado: 61
Localización: Boston

06 de noviembre 2007 20:40 Sincrónica y asincrónica en el diseño SOC encuentro

Los sistemas sincrónicos son conducidos por las redes de reloj. Los asíncrono no lo son. SOC ha herramientas automatizadas para analyzis calendario y optimización. Puede ejecutar estas herramientas en diferentes puntos de la corriente. Después de la síntesis de árbol del reloj puede realizar la optimización como bloques de moverse y cambio o adición de buffers de reloj.

Por ejemplo, si hay scew demasiado, se puede sustituir y desviar el diseño, cambiar el esquema de árbol de reloj, utilice diferentes buffers / etc. Al hacer esto de optimización que posiblemente está usando más espacio y más poder,

Además, la mayoría buenas bibliotecas ASIC incluyen dos veces de los topes, uno para uso general y uno específico para las señales de reloj, asegúrese de que está utilizando los adecuados.

Volver al principio