electrónica foro

Reglas | Envíos recientes | RSS tema | Buscar | Registro | Entrar

cómo suprimir fuera 0.1uF chip en el chip PIC regulador de tensión


Post new topic Reply to topic EDAboard.com Foros de discusión -> Analog Circuit Design -> ¿Cómo suprimir el descuento 0.1uF chip en el chip PIC regulador de tensión
Autor Mensaje
girih192002



Antigüedad: 04 de agosto 2007
Publicaciones: 19


Post 26 de octubre 2007 13:38

on-chip PIC


He LDO diseño del regulador de voltaje de 1.5V para la oferta regulada con 40 mA de corriente de salida máx. Pero tengo problemas cuando me conecto con mi LDO este módulo de chip de otros. está dando oscilliatig salida regulada de tensión de 1,5 V con I level.while contactar 0.1uF condensador. es decir, fuera de chip que está trabajando bien. la cosa es que no puedo conectar 0.1uF fuera chip.beacause, tengo que este módulo de diseño con el módulo de diseño.
azada voy a superar este problema ..... ? cualquier órgano supe entonces por favor hágamelo saber ..
Volver al principio
aryajur



Antigüedad: 23 de octubre 2004
Posts: 689
Ayudado: 73
Ubicación: Sunnyvale, EE.UU.


Post 27 de octubre 2007 10:04

ldo en chip


Usted necesita encontrar una manera de compensar el regulador en una mejor manera. La manera de compensar todo dependerá del tipo de topología que está utilizando. Todos los libros de diseño IC Devices habla mucho de la indemnización, de lo contrario puede publicar su topología de aquí y podemos discutir y probar los sistemas de indemnización.
Volver al principio
girih192002



Antigüedad: 04 de agosto 2007
Publicaciones: 19


Post 27 de octubre 2007 14:21

el regulador de LDO chip


Gracias por comentario.

aquí, he adjuntar mi archivo de diseño de los POT. Realmente o puede ser soy incapaz de entender el concepto de la RSE y la forma de compensar el circuito. Así que ustedes por favor me ayude a resolver estos problema. He ganancia de bucle abierto alrededor de 55 dB ganancia de bucle y cierre es de alrededor de 7 dB. Por favor, déjame know.band tensión de referencia brecha es de 0,9 voltios y tensión de alimentación es 2.2volts.


Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

Volver al principio
hung_wai_ming@hotmail.com



Antigüedad: 05 de enero 2004
Posts: 376
Ayudado: 39


Post 27 de octubre 2007 14:30

polo dominante NMOS regulador de la indemnización


Utiliza PMOS de salida. Se requiere siempre un límite de salida para la compensación polo dominante, de modo que su diseño es ya fracasó en su enfoque.
Usted debe utilizar la compensación de tapa Miller para que el amplificador es el polo dominante de modo que necesita menos de la PAC para la producción, o U NMOS utilizar como salida para alejarse aún más el polo de producción en la producción. Definitivamente, su diseño será probablemente no
Volver al principio
watersky



Antigüedad: 20 de agosto 2004
Posts: 78
Ayudado: 2


Post 27 de octubre 2007 14:34

OGP diseño de regulador de voltaje


Creo que su circuito equivalente no es correcta. El chip de otro no es 0.1uF cuando funciona, o necesita más actual.
Volver al principio
girih192002



Antigüedad: 04 de agosto 2007
Publicaciones: 19


Post 29 de octubre 2007 6:58

indemnización op regulador


hung_wai_ming (at) hotmail.com escribió:
Utiliza PMOS de salida. Se requiere siempre un límite de salida para la compensación polo dominante, de modo que su diseño es ya fracasó en su enfoque.
Usted debe utilizar la compensación de tapa Miller para que el amplificador es el polo dominante de modo que necesita menos de la PAC para la producción, o U NMOS utilizar como salida para alejarse aún más el polo de producción en la producción. Definitivamente, su diseño será probablemente no



Hola,
¿Puede usted decirme cómo debo hacer las cosas para compensar el circuito. yo realmente no puede entender el concepto de compensación molinero y el polo dominante. así, chicos me pueden ayudar a hacer esto ..? Estoy leyendo concepto de compensación Miller ..
Volver al principio
Qutang



Antigüedad: 25 de octubre 2004
Posts: 315
Ayudado: 6


Post 29 de octubre 2007 9:31

¿cómo hacer que su perfil de nuevo a 0,1


res de su red a fin de baja.
Volver al principio
hung_wai_ming@hotmail.com



Antigüedad: 05 de enero 2004
Posts: 376
Ayudado: 39


Post 29 de octubre 2007 11:54

cómo suprimir fuera 0.1uF chip en el chip PIC regulador de tensión


Para ser sincero, su diseño es un diseño conceptual, con valores de resistencia muy pequeño de votos (460/500), una gran corriente y ningún camino desactivar, con grandes pérdidas al fin. Su PMOS de salida es demasiado pequeño (W / L = 90u/0.13u), ¿cómo puede ofrecer u 40mA, pero todavía puede saturar su PMOS? No puedo creer que
Usted SRAM utiliza l = 0.13u, ¿por qué? No lo veo mal?
Ha 100ohm conectado en serie con tapa = 10p, ¿por qué? Se crea una onda grande!
Y 10p para compensar la poli? ¿Cómo es que, demasiado pequeño!
Básicamente, me gustaría examinar este es un diseño totalmente errónea y debe oscilar. Did u simular la PM?
Volver al principio
rajanarender_suram



Antigüedad: 20 de enero 2006
Posts: 188
Ayudado: 15


Post 30 de octubre 2007 6:55

cómo suprimir fuera 0.1uF chip en el chip PIC regulador de tensión


girih ..

Trate de usar NMO pasar elemento de su diseño (etapa de salida) en lugar de OGP (desde OGP requiere tapa de salida que se conecta de indemnización, mientras que doesnot NMOS), y compensar adecuadamente su SRAM
Volver al principio
Google
AdSense
Google Adsense




Post 30 de octubre 2007 6:55

Anuncios




Volver al principio
arghpok



Antigüedad: 13 de febrero 2007
Mensajes: 38
Ayudó a: 1


Post 27 de diciembre 2007 18:07

Re: Cómo suprimir fuera 0.1uF chip en el chip PIC tensión regul


Esto es simplemente no es posible. Estoy totalmente de acuerdo con Huang. Si desea fuente de 40 mA de corriente, su relación de aspecto debe ser 32000 / 1 aprox. Obviamente no la tenía. ¿Dónde está tu técnica de compensación? Sólo veo un amplificador de error típico (no como un típico hecho) usando una gorra de Miller, y luego la etapa de salida. Estas resistencias, dependiendo de la corriente de reposo que desee y la zona se puede gastar en elementos Onchip pasivo, podría ser del orden de 100 ~ 500 kOhms.

Si cambia de elemento de pasar por un NMOS o una configuración Darlington NPN, ya no estamos hablando y LDO, sino un regulador lineal con gran deserción escolar y por lo tanto effiency baja.

Tal vez usted debería leer los libros de administración de energía primero y también echar un vistazo a la base de datos IEEE.

PAZ PARA COLOMBIA!
Volver al principio
Versión en árabe Versión búlgara Versión en catalán Versión checa Versión danesa Versión alemana Versión griega Versión Inglés Versión en español Versión finlandesa Versión francesa Versión hindi Versión croata Versión indonesia Versión italiana Versión hebrea Versión en japonés Versión coreana Versión lituana Versión letona Versión neerlandesa Versión noruega Versión polaca Versión en portugués Versión rumana Versión rusa Versión eslovaca Versión eslovena Versión serbia Versión sueca Versión en tagalo Versión de Ucrania Versión en vietnamita Versión en chino
Post new topic Reply to topic EDAboard.com Foros de discusión -> Analog Circuit Design -> ¿Cómo suprimir el descuento 0.1uF chip en el chip PIC regulador de tensión
Página 1 de 1

subj

text

Todas las horas son GMT 1 Hora
Temas similares:
De referencia sobre el PIC, sin off-chip de compensación (7)
Diferencia en DECAP on-chip y off-chip DECAP?? (6)
Cómo usar PLL para generar fuera del circuito de reloj chip divisor? (1)
vs regulador de voltaje LDO (6)
¿Cómo hacer el trabajo de chips de bajo voltaje de prueba (2)
Regulador de voltaje LDO análisis transitorio (4)
Cómo usar MCU en el chip ADC para medir el voltaje negtive? (7)
Pregunta acerca PIC en el chip? (8)
¿Cómo poder de P & R / anillos de tierra para un chip multi-voltaje? (4)
¿Cuáles son los tipos de E / S fuera de los pines chip? (2)


Abuso | | Administrador | | Moderadores | | Apoyo a nosotros | | Mapa del sitio
RSS tema