electrónica foro

Reglas | Envíos recientes | RSS tema | Buscar | Registro | Entrar

Verilog plegable ( "begin" - "end") en el código G


Post new topic Reply to topic EDAboard.com Foros de discusión -> Electrónica preguntas elementales -> Verilog plegable ( "empezar" - "end") en el código G
Autor Mensaje
davyzhu



Antigüedad: 23 de mayo 2004
Posts: 521
Ayudado: 3
Ubicación: oriental


Post 14 de septiembre 2006 15:28

Verilog plegable ( "begin" - "end") en el código G


Hola a todos,

Quiero código Verilog plegables en gvim.

La cláusula de código Verilog es "empezar" - "final" pareja. ¿Hay algún tutorial de hablar acerca de cómo utilizar el plegado en Gvim? Y es compatible con Gvim "comenzar" - "final" de plegado par? Gracias!

BTW, mi versión Gvim es de 6,2.

Saludos cordiales,
Davy
Volver al principio
Google
AdSense
Google Adsense




Post 14 de septiembre 2006 15:28

Anuncios




Volver al principio
Harmasha



Antigüedad: 03 de enero 2006
Mensajes: 72
Ayudó a: 4


Post 15 de septiembre 2006 17:33

Re: plegable Verilog ( "empezar" - "end") Código de


Hola,
puede lcarify lo que es plegable?

(Asumiendo que se trata de la apertura de una correcta y comenzar a cerrar con un final correspondiente, a continuación,
Los controles gvim sólo plegables paréntesis.
Usted necesita desarrollar una ética de la codificación de su cuenta para comprobar esto.
Una manera es la intención.
empezar
xxxx
xxxx
if (xxx)
empezar
aaaa
aaaa
final
algo más
empezar
zzz
zzz
final
xxxx
xxxx
final

Espero que lo autorizo.)
Volver al principio
Versión en árabe Versión búlgara Versión en catalán Versión checa Versión danesa Versión alemana Versión griega Versión Inglés Versión en español Versión finlandesa Versión francesa Versión hindi Versión croata Versión indonesia Versión italiana Versión hebrea Versión en japonés Versión coreana Versión lituana Versión letona Versión neerlandesa Versión noruega Versión polaca Versión en portugués Versión rumana Versión rusa Versión eslovaca Versión eslovena Versión serbia Versión sueca Versión en tagalo Versión de Ucrania Versión en vietnamita Versión en chino
Post new topic Reply to topic EDAboard.com Foros de discusión -> Electrónica preguntas elementales -> Verilog plegable ( "empezar" - "end") en el código G
Página 1 de 1

subj

text

Todas las horas son GMT 1 Hora
Temas similares:
¿Qué significa "ECL", "LMC", "LVDS", (6)
Mejor manera de ir de VHDL para "Sistema Verilog" / "(3)
¿Cómo se puede medir el "poder" y "CA" para la hormiga (4)
quería """"" E-filte plano guía de onda (2)
Ilegal a través de tsmc18rf ( "" "M1_POLY1" "(1)
P & R con sólo archivo "LEF" y no "lib" (4)
¿Qué es diferente para "UGBW" y "GBW"? (1)
¿Qué es el "arranque suave" y "tiempo muerto" de (5)
Es la media "Class AB" y "Push-Pull" (6)
donde el termiinal "DN" y "sub" Conne (2)


Abuso | | Administrador | | Moderadores | | Apoyo a nosotros | | Mapa del sitio
RSS tema