| Autor | Mensaje |
|---|
Alles Gute
Antigüedad: 04 de diciembre 2003
Posts: 142
Ayudó a: 5
|  29 de enero 2006 15:52 50 brecha derecho 1 / 3 | | |
|
| | Cómo obtener un 1 / 3 ciclo de reloj de un 50% de ciclo de reloj de destino? |
|
| Volver al principio | |
 |
V_c
Antigüedad: 11 de octubre 2005
Posts: 468
Ayudado: 84
| 29 de enero 2006 16:52 cómo cd4059 programa | | |
|
| En primer lugar, tomar la señal de 50% y el retraso de destino (usando sólo el retardo de propagación de las puertas o el uso de circuito RC). Luego tomar la señal de 50% y el de destino de la señal retardada y ponerlos en una compuerta AND. El resultado debe ser un pulso con un ciclo de trabajo de <50%. El truco es escoger la R y C los valores correctos para darle la demora derecho. Esto depende de lo que la frecuencia de reloj de su ciclo de trabajo es. Usted debe hacer la resistencia de un potenciómetro para que usted pueda afinar ella.
Ahora, lo que estoy describiendo anterior es una solución muy aproximada de bucle abierto. ¿Qué precisión tiene la necesidad de un 30% a ser?
Saludos cordiales,
 |
|
| Volver al principio | |
|
VSMVDD
Antigüedad: 12 de junio 2005
Posts: 558
Ayudado: 55
| 29 de enero 2006 17:14 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| utilizar un CD4059 o 74HCT4059 entonces usted puede programar la división exacta
al espacio de la marca exacta que se necesita
incluso mediante el uso de un micro en las entradas atasco de
Creo que por encima de método es demasiado rought |
|
| Volver al principio | |
|
pthoppay
Antigüedad: 06 de noviembre 2005
Posts: 81
Ayudó a: 5
| 29 de enero 2006 19:32 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| Si desea aplicar en la IC a continuación, utilizar como elementos de retardo de amortiguamiento, donde por el tamaño a controlar su retraso.
Prakash. |
|
| Volver al principio | |
|
V_c
Antigüedad: 11 de octubre 2005
Posts: 468
Ayudado: 84
| 29 de enero 2006 19:34 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| VSMVDD - Estoy de acuerdo con usted. Como he dicho, la mía es una solución muy aproximada que he utilizado en el pasado cuando yo no tenía todas las piezas para un diseño adecuado. Se trata de una "rápida y sucia" solución.
Saludos cordiales,
V_c |
|
| Volver al principio | |
|
Alles Gute
Antigüedad: 04 de diciembre 2003
Posts: 142
Ayudó a: 5
| 29 de enero 2006 19:58 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| | V_c escribió: | En primer lugar, tomar la señal de 50% y el retraso de destino (usando sólo el retardo de propagación de las puertas o el uso de circuito RC). Luego tomar la señal de 50% y el de destino de la señal retardada y ponerlos en una compuerta AND. El resultado debe ser un pulso con un ciclo de trabajo de <50%. El truco es escoger la R y C los valores correctos para darle la demora derecho. Esto depende de lo que la frecuencia de reloj de su ciclo de trabajo es. Usted debe hacer la resistencia de un potenciómetro para que usted pueda afinar ella.
Ahora, lo que estoy describiendo anterior es una solución muy aproximada de bucle abierto. ¿Qué precisión tiene la necesidad de un 30% a ser?
Saludos cordiales,
|
"utilizar un CD4059 o 74HCT4059" quiere decir divisor de frecuencia de uso? Al igual que con un divisor-por-3 divisor de frecuencia? Sí, de esta forma podemos obtener 1 / 3 ciclo de reloj, pero en 3-veces menor frecuencia.
Mi requisito fundamental es no aumentar la fluctuaciones de reloj demasiado. |
|
| Volver al principio | |
|
Artem
Antigüedad: 22 de mayo 2003
Mensajes: 1652
Ayudado: 91
Ubicación: Turan
| 29 de enero 2006 20:25 Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| no es posible obtener 1 / 3 sin pasivos o algún tipo de PLL de medición o de destino. Porque no es posible la gestión de subir o bajar el tiempo sin tratamiento de periodo de la señal completa. Por supuesto, usted puede diseñar un circuito de retardo. Es cuestión de las cosas que merece a esos esfuerzos.
Pero usted puede obtener 1 / 3 de destino para la frecuencia de dos veces menor que su frecuencia de entrada:
extracto de la entrada de la señal de levantar y caer por el circuito de retardo (significa que el doble de la frecuencia, el deber no es importante en este momento), y la oferta se duplicó la frecuencia de contador síncrono. A continuación, conecte contador div / 2 y div / 4 salidas a la AND. En la salida de AND obtendrá necesario deber sin jitter. No recuerdo identificadores de chip, pero es fácil localizarlos.
Contador debe ser sincrónico, de lo contrario, es posible obtener picos no deseados y en la producción. |
|
| Volver al principio | |
|
VSMVDD
Antigüedad: 12 de junio 2005
Posts: 558
Ayudado: 55
| 29 de enero 2006 22:14 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| n / a dividir la frecuencia de relación insumo /
por factores de n
por lo que es fácilmente posible sólo con un / n
un PLL es un / n contra de todas formas, es un 4059 que también puede ser utilizado como parte de la PLL
para que su derecho y yo también
Sin embargo, elementos pasivos arent necesarios para dividir un derecho del 50% para llegar a la marca el espacio necesario
y esta salida de un 4059 será increíblemente estable y completo de un 1% o más pasos de
Así que no alteran la frecuencia
sólo la marca en el espacio
Se adjunta el i planes de encontrar en línea para un combustible a base de agua generador de gas
i reelaborado y utilizar el circuito como una unidad de galvanoplastia
funciona muy bien en este trabajo
es más
youll ver ambos métodos se emplean con un temporizador 555 para obtener la frecuencia y salidas PWM para una forma de onda de salida doble
la base de un nivel bajo, freq @ 100 Hz - 10 kHz la salida PWM superior es totalmente programable mediante un 4059
aunque por su trabajo que usted necesita
utilizando el 555 en su propio enought
Puede descargar la demo VSM Proteus desde allí sitio
www.labcenter.co.uk
o también se abrirá en la versión Lite
A partir de v6.6 SP3
|
|
| Volver al principio | |
|
Davood Amerion
Antigüedad: 01 de marzo 2005
Posts: 589
Ayudado: 90
Ubicación: Persia
| 30 de enero 2006 8:38 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| Alles Gute;
usted dijo:
| Cita: | | "Mi requisito fundamental es no aumentar la fluctuaciones de reloj demasiado". |
y usted no menciona gama de frecuencias, y si es fijo o variable!
de todos modos;
si única manera de frecuencia de salida es variable está utilizando PLL (y el uso de dividir por 3 divisor).
que uno es más importante? exactitud jitterfree o 1/3division?
timming si la precisión es más importante que usted puede usar PLL
otra cosa si quieres salida libre fluctuación, puede utilizar Methode pasiva.
también, por alta frecuencia puede utilizar buffer inversor de unos pocos por la demora necesaria de generación.
Recuerdos,
Davood. |
|
| Volver al principio | |
|
Google
AdSense
| 30 de enero 2006 8:38 Anuncios | | |
|
|
|
|
| Volver al principio | |
|
Alles Gute
Antigüedad: 04 de diciembre 2003
Posts: 142
Ayudó a: 5
| 30 de enero 2006 20:05 Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| | Gracias a todos por la respuesta. Para mi tarea, la inquietud baja es mi prioridad, no necesita de gran precisión de 1 / 3 ciclo de trabajo, un aproximadamente 1 / 3 es suficiente. La frecuencia puede ser variable. Así que supongo que utilizar un divisor-por-3 divisor de frecuencia es la manera más sencilla. (aunque, le costará más poder desde el 3 veces mayor frecuencia se utiliza.) |
|
| Volver al principio | |
|
VVV
Antigüedad: 26 de noviembre 2004
Mensajes: 1584
Ayudado: 290
| 31 de enero 2006 2:03 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| Utilice una división por 3 y obtener 1 / 3 DC, a partir de una frecuencia de tres veces más alto. Un paquete de FF solo es suficiente.
Echa un vistazo a este circuito.
|
|
| Volver al principio | |
|
montage2000
Antigüedad: 07 de enero 2006
Mensajes: 39
Ayudado: 3
| 31 de enero 2006 15:36 Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| | recibe directamente es difícil, porque el retraso perfecta conseguir no es una cosa fácil, a través de otra forma puede PLL o DLL |
|
| Volver al principio | |
|
Cretu
Antigüedad: 12 de noviembre 2003
Posts: 141
Ayudó a: 4
| 04 de febrero 2006 10:41 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| | que podría ayudar a hacer de todo y diferencial de LMC. obtendrá una menor fluctuación |
|
| Volver al principio | |
|
gordonlear
Antigüedad: 29 de septiembre 2004
Mensajes: 3
| 06 de febrero 2006 5:01 Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| | y recibe 5 veces? |
|
| Volver al principio | |
|
asic_ant
Antigüedad: 07 de marzo 2006
Posts: 198
Ayudó a: 5
Ubicación: Nanjing
| 07 de marzo 2006 9:50 Re: Cómo llegar 1 / 3 ciclo de trabajo de un 50% de ciclo de reloj de destino? | | |
|
| Tengo algunos materiales para que usted
|
|
| Volver al principio | |
|
