electrónica foro

Reglas | Envíos recientes | RSS tema | Buscar | Registro | Entrar

Diseño flip-flop


Post new topic Reply to topic EDAboard.com Foros de discusión -> Diseño ASIC Metodologías y Herramientas (Digital) -> diseño flip-flop JK
Autor Mensaje
chihwt2003



Antigüedad: 07 de julio 2005
Mensajes: 14


Post 21 de septiembre 2005 13:03

Diseño flip-flop


Hola,

¿Alguien sabe cómo construir un flip-flop usando puertas de transmisión o puerta lógica compleja con un reloj de flanco positivo ha disparado?

Gracias de antemano.
Volver al principio
Google
AdSense
Google Adsense




Post 21 de septiembre 2005 13:03

Anuncios




Volver al principio
nand_gates



Antigüedad: 19 de julio 2004
Posts: 907
Ayudado: 120


Post 21 de septiembre 2005 16:43

Re: diseño flip-flop


Checkout
http://www.csee.umbc.edu/ ~ plusquel/vlsi/slides/chap5_2.html
Volver al principio
Anjali



Antigüedad: 16 de agosto 2005
Posts: 174
Ayudó a: 8


Post 21 de septiembre 2005 16:44

Re: diseño flip-flop


posedge JK disparado FF =-jk ve pestillo jk ve pestillo

cierre puede ser diseñado utilizando puertas de transmisión fácilmente.

para el cierre de diseño de pasar por el libro "CMOS fundamentos" (el título va a ser así. i dont know el título exacto, todas casi todas las personas sigan ese libro)
Volver al principio
Versión en árabe Versión búlgara Versión en catalán Versión checa Versión danesa Versión alemana Versión griega Versión Inglés Versión en español Versión finlandesa Versión francesa Versión hindi Versión croata Versión indonesia Versión italiana Versión hebrea Versión en japonés Versión coreana Versión lituana Versión letona Versión neerlandesa Versión noruega Versión polaca Versión en portugués Versión rumana Versión rusa Versión eslovaca Versión eslovena Versión serbia Versión sueca Versión en tagalo Versión de Ucrania Versión en vietnamita Versión en chino
Post new topic Reply to topic EDAboard.com Foros de discusión -> Diseño ASIC Metodologías y Herramientas (Digital) -> diseño flip-flop JK
Página 1 de 1

subj

text

Todas las horas son GMT 1 Hora
Temas similares:
JK y SR derivación de flip flop flop flip (2)
Asynchronous Flip Flop Design? (5)
Edge ha disparado diseño flip flop (3)
La síntesis de CC de sincronización D-flip-flop flop mapas unnexpected ... (2)
Todos los flip-flops dentro FPGA son flip flop? (7)
Reloj y Flip-Flop cuestiones de diseño (1)
¿Cómo diseñar un flip-flop con el sistema y restablecer basado en TSPC (1)
flip flop (2)
D Flip Flop (3)
Flip flop! (1)


Abuso | | Administrador | | Moderadores | | Apoyo a nosotros | | Mapa del sitio
RSS tema